「array」を含む例文一覧(31490)
＜前へ 1 2 .... 564 565 566 567 568 569 570 571 572 .... 629 630 次へ＞- The page buffer includes a sense node selectively connected to the bit line of the memory cell array, a first main latch selectively connected to the sense node, a main latch circuit including a second main latch, and a latch input node selectively connected to the first and second main latches.
ページバッファはメモリセルアレイのビットラインに選択的に連結される感知ノードと、感知ノードに選択的に連結される第１メインラッチと、第２メインラッチを含むメインラッチ回路と、第１及び第２メインラッチノードに選択的に連結されるラッチ入力ノードを含む。 - 特許庁 - A gene polymorphism significantly relating to chronic nephropathy is detected by detecting 222 gene polymorphisms on 176 candidate genes of 4,587 Japanese subjects by PCR, sequence specific oligonucleotide probe, and suspension array technology (SAT).
４，５８７人の日本人について、１７６個の候補遺伝子に関し２２２個の遺伝子多型をＰＣＲ、配列特異的オリゴヌクレオチドプローブ、およびサスペンション・アレイ・テクノロジー（ＳＡＴ）を用いて検出し、慢性腎臓病に有意に関連する遺伝子多型を検出した。 - 特許庁 - Wavelength multiplex signal light in which signal light having a plurality of wavelengths is multiplexed is input from a first port of an optical circulator 1 through an optical fiber and is output from a second port, and is input into an array waveguide diffraction grating 2 having only one slab waveguide.
複数波長の信号光が多重された波長多重信号光は、光ファイバを通じて、光サーキュレータ１の第１のポートから入力されて２のポートから出力され、スラブ導波路を１つだけ有するアレイ導波路回折格子２へ入力される。 - 特許庁 - The gate adjusting electron emitting element array panel includes a first electrode and a pair of second and third electrodes which are insulated from the first electrode and arranged to be separated from each other, and in which an electron emission range overlapped with the first electrode is demarcated.
ゲート調節電子放出素子アレイパネルは、第１の電極および第１の電極と絶縁されて互いに離隔されて配置され、第１の電極とオーバーラップされる電子放出領域を画定する一対の第２及び第３の電極を含む。 - 特許庁 - The multilayer capacitor array 1 achieves the high ESR because terminal conductors 4 to which internal electrodes 7 in capacitance sections 12 are connected in parallel are connected in series through the internal electrodes 7 in ESR control sections 11 to external electrodes 3.
積層コンデンサアレイ１では、静電容量部１２における内部電極７が並列接続された端子導体４が、ＥＳＲ制御部１１における内部電極７を介して外部電極３に直列に接続されているので、高ＥＳＲを実現できる。 - 特許庁 - A TFT array inspection apparatus 1 detects TFT defects on the basis of detected waveforms acquired by two-dimensionally scanning electron rays over TFT arrays and is provided with a defect-type classification part 6 for classifying the types of TFT defects.
ＴＦＴアレイ検査装置１は、電子線をＴＦＴアレイ上で二次元的に走査して得られる検出波形に基づいてＴＦＴ欠陥を検出するＴＦＴアレイ検査装置であり、ＴＦＴの欠陥の種類を分類する欠陥種類分類部６を備える。 - 特許庁 - When LED light sources are arranged as a linear array of light sources on a light source substrate 160 in an illumination unit 130, the arrangement is thinned in the center, and LED light sources 160L1-L2 and 160R1-R2 are provided on the left and right end sides of a substrate.
照明ユニット１３０は、光源基板１６０にＬＥＤ光源をライン状の光源列とするに当たり、中央ではその設置を間引きして、基板左右端側にＬＥＤ光源１６０Ｌ１〜Ｌ２とＬＥＤ光源１６０Ｒ１〜Ｒ２とを備える。 - 特許庁 - The basic processing device 1 is provided with a disc array device comprising disc units 151-153, a common spare disc device 16, and a function of using the common spare disc device 16, rather than any of disc device 151-153, when it fails.
基本処理装置１は、ディスク装置１５１〜１５３からなるディスクアレイ装置と、共有スペアディスク装置１６と、ディスク装置１５１〜１５３のいずれかが故障した場合にその故障したディスク装置の代わりに共有スペアディスク装置１６を使用する機能とを備えている。 - 特許庁 - A light absorption control layer 15 is disposed between first and second main surfaces 11, 12 and, on the second main surface 12, a prism array 40 including a plurality of prisms 4 extended substantially in parallel to a light absorption region 30 of the light absorption control layer 15 is formed on the second main surface 12.
第１、第２の主表面１１、１２の間に光吸収制御層１５を配置し、また、第２の主表面１２に、光吸収制御層１５の光吸収領域３０とほぼ平行に延びる複数のプリズム４を含むプリズム列４０を形成する。 - 特許庁 - An element side terminal 22a electrically connected to the conductive paste 27 is provided to the surface of the seating 11, and wires 23 connecting the element side terminal 22a to an array wire cable 19 connected to an ultrasonic observing unit are wired inside the seating 11.
台座１１の表面には、導電ペースト２７と電気的に接続する素子側端子２２ａが設けられており、台座１１の内部には、素子側端子２２ａと超音波観測器に接続されたアレイ用配線ケーブル１９とを繋ぐ配線２３が引き回されている。 - 特許庁 - A switch means for controlling the connection of a pair of bit lines and an input/output control circuit is provided at also an input/output control circuit CKT33 connected to only one group of pair of bit lines provided between a Y decoder YD and a memory array MA3.
ＹデコーダＹＤとメモリアレイＭＡ３間に設けられた一組のビット線対のみに接続されている入出力制御回路ＣＫＴ３３にも、前記ビット線対と前記入出力制御回路との接続を制御するためのスイッチ手段を設ける。 - 特許庁 - When image data for recording are generated in a single shot mode, the interlace system is adopted to read the signal of all pixel array and in the case of generating image data for recording in a consecutive shot mode, the progressive system is adopted to read the signal at a rate of one pixel column per two pixel columns.
単写モードで記録用の画像データを生成するときは、インターレース方式で全画素列の信号の読み出しを行い、連写モードで記録用の画像データを生成するときは、プログレッシブ方式で２画素列につき１画素列の割合で電荷を読み出す。 - 特許庁 - A memory cell array 11 includes an opened data area 11A allowing writing, deleting, and reading; and a key data area 11C for storing key information to be used in determining whether the writing and reading to the opened data area 11A are permitted or prohibited.
メモリセルアレイ１１は、書込み、消去、及び読み出し可能な公開データ領域１１Ａと、公開データ領域１１Ａに対する書込み、及び読み出しを許可するか禁止するかの判定に用いる鍵情報を記憶する鍵データ領域１１Ｃとを備える。 - 特許庁 - The array device equipped with two or more recoding/ reproducing devices carrying out recording/reproducing with two or more portable recording media simultaneously is so constituted that the two or more portable recording media are housed in one holder when loaded on or discharged from the recording/reproducing device.
２個以上の可搬型記録媒体に同時に記録再生を行う２台以上の記録再生装置を持つアレイ装置において、記録再生装置に装填あるいは排出時に、２個以上の可搬型記録媒体を一つの容器に納めることを構成にする。 - 特許庁 - To provide a tactile sensor that can detect three components (X-axis, Y-axis and Z-axis) of force applied to a distortion generating section having one or a plurality of array-like projecting shapes, has high stability, and can improve the mass productivity, and to provide its manufacturing method.
一つあるいは複数個のアレイ状の上記凸形状を有する起歪部にかかる力の３分力（Ｘ軸、Ｙ軸、Ｚ軸）が検出可能で、安定性に優れた特性、及び量産性を向上し得る触覚センサー及びその製造方法を提供する。 - 特許庁 - A flexible eddy current array probe 20 is mounted in a contour external surface 26 of the backing piece 18 so as to mutually oppose this probe 20 to the contour surface 26 of the workpiece 12 inspected, when the backing piece 18 is arranged adjacent to the workpiece 12.
可撓性の渦電流アレープローブ（２０）は、裏当て片（１８）が加工品（１２）に隣接して配置されたとき、このプローブ（２０）が、検査される加工品（１２）の輪郭表面（２６）に向き合うように、裏当て片（１８）の輪郭外部表面（２６）に取り付けられる。 - 特許庁 - The suction head is composed of a mask 2 provided with holes 4 corresponding to a prescribed array pattern and formed by laminating a first layer 2a made of a metal and a second layer 2b made of a resin, and a porous body 3 disposed on the side of the first layer 2a of the mask 2.
所定の配列パターンに対応した孔４を有し、金属より成る第一層２ａと樹脂より成る第二層２ｂとを積層して形成されるマスク２と、前記マスク２の第一層２ａ側に配設する多孔質体３とにより構成されている。 - 特許庁 - Meanwhile, the sum of a thickness B1 of the metal containing layers 111, 112 arranged on the first main surface 102 and a thickness B2 of the metal containing layers 121, 122 arranged on the second main surface 103 is 50% of a thickness A of the entire thickness of the via array capacitor 101.
なお、第１主面１０２上に配置された金属含有層１１１，１１２の厚さＢ１と第２主面１０３上に配置された金属含有層１２１，１２２の厚さＢ２との合計は、ビアアレイキャパシタ１０１全体の厚さＡの５０％である。 - 特許庁 - To provide the copy processing technology of a disk array device group which is adaptable for processing for maintaining the consistency of data between difference data groups in a plurality of generations, and for remotely copying the difference data groups in the plurality of generations to be managed by a local side storage to a remote side storage for management.
複数世代の差分データ群間のデータの整合性を維持しつつ、ローカル側ストレージで管理する複数世代の差分データ群をリモート側ストレージにリモートコピーして管理するための処理に適用可能なディスクアレイ装置群のコピー処理技術を提供する。 - 特許庁 - Accordingly, it is possible to minimize the distances of wirings 21-2 and 21-4 from the input/output control circuit 20 to the pads 13 and 16 and to make the distances of the wirings 21-2 and 21-4 equal and thus to minimize the read time of the memory cell array 17.
そのため、入出力制御回路２０からパッド１３及び１６までの配線２１−２，２１−４の距離を最短、且つ、配線２１−２と２１−４の距離を同距離にすることができ、メモリセルアレイ１７の読み出し時間を最短にすることができる。 - 特許庁 - Since a block layer 58a is provided, a step corresponding to the thickness of the block layer 58a is formed between a first seal part 52A and an extension part 16A to increase adhesive strength for bonding the first seal part 52A and a TFT array substrate 10 to each other.
ブロック層５８ａが設けられている分、第１シール部５２Ａ及び延在部１６Ａ間にブロック層５８ａの厚みに応じた段差が形成され、第１シール部５２Ａ及びＴＦＴアレイ基板１０を相互に接着する接着力を高めることができる。 - 特許庁 - To provide a camera which can display selectable modes for every group on an LCD panel so as to be confirmed at a glance and in which a mode selection operation is simplified while the selection of the group and the selection of the mode in each group are made correspondent to a mode display array.
グループごとに選択可能なモードを一目で確認できるようにＬＣＤパネルに表示することができ、かつグループの選択及び各グループ内のモードの選択と、モード表示配列とが対応していてモード選択の操作を分かりやすくする。 - 特許庁 - To provide a non-volatile semiconductor storage device which suppresses increase in a current consumption caused by a transient current due to a potential change of a bit line and a word line when a high-integrated memory cell array is shifted among each operational mode of reading, writing, and erasure.
高集積化されたメモリセルアレイにおいて、読み出し、書き込み、消去の各動作モード間の移動の際に、ビット線とワード線の電位変化に伴う過渡電流によって生じる消費電流増加を抑制する不揮発性半導体記憶装置を提供する。 - 特許庁 - The wiring of the base 10, which is electrically connected to the chip 11 for mounting, is connected to external electrodes 2 formed in an array-like manner on the bottom of the base 10, and the electrodes 2 are arranged in rows at unequal intervals along the row direction.
また、半導体チップと電気的に接続されている複数の外部電極が等間隔に配置された外部電極の列が行方向に複数配置された半導体装置において、前記外部電極の各列の外部電極の数を異ならせる。 - 特許庁 - A difference voltage between a forward voltage VFL of the element array L and a driving voltage Vd is applied to the collector terminal, and even if its value is large, since the protective transistor Q limits an input voltage into the driver IC 28, heat generation of the driver IC can be suppressed.
コレクタ端子には、素子列Ｌの順方向電圧ＶＦＬと駆動電圧Ｖｄとの差分の電圧がかかるが、その値が大きくても、保護用トランジスタＱによってドライバＩＣ２８への入力電圧が制限されるので、ドライバＩＣの発熱が抑えられる。 - 特許庁 - When a core router receives output signals from edge routers, the core router superimposes the output signals on an optical pulse signal with (N-1) sets of wavelengths, while assigning the optical pulse signal with (N-1) sets of wavelengths generated by a multi-wavelength light generator, through the use of an array switch according to destinations.
コアルータが複数のエッヂルータの出力信号を受け取ると、多波長光発生器で生成した（Ｎ−１）の波長の光パルス信号をアレイスイッチを用いて行き先別に割り当てながら該（Ｎ−１）の波長の光パルス信号に出力信号を乗せる。 - 特許庁 - To supply an appropriate clock pulse whose voltage drop and deterioration of a voltage waveform are reduced as much as possible to respective unit cells which constitute an image pickup region in a two-dimensional array shape without enlarging a chip size in a CMOS-type solid-state image pickup device.
例えばＣＭＯＳ型の固体撮像装置において、撮像領域部を２次元アレイ状に構成する各単位セルに、電圧降下及び電圧波形の劣化を極力低減した適正なクロックパルスを、チップサイズを拡大させることなく供給する。 - 特許庁 - The bearing device comprises a shaft 1, a roller bearing 2 to support the shaft 1, and a housing 3 to hold the roller bearing 2, and a piezoelectric film 8 of a width substantially equal to the array pitch of each roller 6 is stuck to an outer ring 5 of the roller bearing 2.
軸１と、その軸１を支持するころ軸受２と、そのころ軸受２を保持するハウジング３とからなり、上記ころ軸受２の外輪５において各ころ６の配列ピッチの大きさに実質的に等しい幅の圧電フィルム８を貼着した構成とした。 - 特許庁 - The whole system of a feeder is divided into the mesh of a fixed size, each mesh is made to correspond to a feeder the rectangle of which is overlapped, data on each mesh is specified directly from the element position of a two-dimensional array, and only a feeder made to correspond to the mesh is selected as the object of display.
フィーダの全系統を一定サイズのメッシュに区切り、各メッシュに矩形が重なるフィーダと対応付け、各メッシュのデータは２次元配列の要素位置からダイレクトに特定し、当該メッシュに対応付けられたフィーダのみ表示対象とする。 - 特許庁 - Consequently, since it is not necessary to move the article-holding mechanism vertically in order to open and close the column gate 22, the gaps of respective article columns 20 in the vertical direction can be made small, and the number of array of the article column 20 in the vertical direction can be increased.
従って、コラムゲート２２を開閉するために商品把持機構を上下動させる必要がないので、各商品コラム２０の上下方向の間隔を小さくすることができ、商品コラム２０の上下方向の配列数を多くすることができる。 - 特許庁 - In this semiconductor laser element array 2, a first laser part 3 emitting laser beam of 650 nm and a second laser part 4 emitting laser beam of 780 nm are provided to a stripe-shaped recessed part 1a and a stripe-shaped protruding part 1b formed on a GaAs substrate 1, respectively.
本半導体レーザ素子アレイ２は、ＧａＡｓ基板１上に形成されたストライプ状凹部１ａとストライプ状凸部１ｂとに、それぞれ、６５０ｎｍのレーザ光を発する第１レーザ部３と、７８０ｎｍのレーザ光を発する第２レーザ部４とを備える。 - 特許庁 - To provide a technique for facilitating the lead-out wirings of terminals and for securing the number of the terminals without increasing the size of the terminals using an LSI arranged with the terminals in an area array type LSI and an LSI package and a terminal positioning method and the device thereof.
エリアアレイ状に端子を配置したＬＳＩとＬＳＩパッケージおよび端子位置決定方法とその装置に関して、端子の引き出し配線を容易にし、サイズを大きくすることなく、端子数を確保するための技術を提供することを目的とする。 - 特許庁 - To provide a wireless base station for an adaptive array system wirelessly interconnecting mobile station through to be space multiplexing that can separate a signal of each mobile station from a received signal with high accuracy and has much more enhanced communication quality.
本発明は、空間多重により複数の移動局を無線接続するアダプティブアレイ方式の無線基地局であって、受信した信号から各々の移動局の信号をさらに精度よく分離し、通信品質を一層向上できる無線基地局を提供する。 - 特許庁 - When an active command for activating the specific row(line) of the memory cell array 22 is impressed, a control signal ϕ1 is validated after fixed delay equivalent to a time rRCD until a read command is impressed, and generated in each cycle of the clock CLK.
制御信号φ１はメモリセルアレイ２２の特定のロウを活性化させるアクティブコマンドが印加された場合に、リードコマンドが印加されるまでの時間ｔＲＣＤに相当する固定遅延ののちに有効化され、以後はクロックＣＬＫのサイクル毎に生成される。 - 特許庁 - In the nonvolatile memory 100, a rewriting control unit 120 executes a control flow comprising a plurality of divided control flows to control rewriting of a memory array 130 according to results of decoding a command input from the outside by a command decoding unit 110.
不揮発性メモリ１００において、コマンド解読部１１０が外部から入力されるコマンドを解読した結果により、書き換え制御部１２０は複数個の分割制御フローから構成される制御フローを実行し、メモリアレイ１３０の書き換えを制御する。 - 特許庁 - When the laser beams emitted from the surface emitting laser array element 2 are made to be incident on a polarized light beam splitter, an optical path for the laser beam transmitted through the 1/2 wavelength plate area 5 is separated from that for the laser beam transmitted through the area other than the 1/2 wavelength plate area 5.
面発光レーザアレイ素子２から出射したレーザ光を偏光ビームスプリッタに入射させることにより、１／２波長板領域５を透過してきたレーザ光と、１／２波長板領域５の無い部分を透過してきたレーザ光とで、光路が分離される。 - 特許庁 - To provide a method capable of holding stably a chemical, an enzyme, a fluorescent labeling reagent and the like required for a chemical reaction carried out in a capillary, using functional fine particulate, and capable of eluting the reagent and the like into the capillary in response to requirement, in a capillary bead array.
キャピラリビーズアレイにおいて、キャピラリ中で行う化学反応に必要な薬剤、酵素、蛍光ラベル化剤などを、機能性微粒子を用いてキャピラリ中に安定に保持するとともに、必要に応じて該薬剤などをキャピラリ中に溶出する方法を提供する。 - 特許庁 - A photoresist film 80 is formed on semiconductor substrates 10, 20 and patterned, in order to expose a source line region 85 in a flash memory array region 90 and a polysilicon film region 40 in CMOS circuit regions 100, 110.
半導体基板１０、２０上にホトレジスト膜８０を形成し、フラッシュ・メモリ・アレイ領域９０内のソース線領域８５及びＣＭＯＳ回路領域１００、１１０内の多結晶シリコン膜領域４０を露出するためにホトレジスト層８０にパターニングを施す。 - 特許庁 - Every 8 pieces of PCI slots are arranged under the control of the PCI buses, and three types of interfaces such as core I/O cards 13 and 16, VGA 14 and 17 being the output interface of BIOS for operating the environment setting of a basic system and FC 15 and 18 with a disk array are mounted.
PCIバスの配下には、各々８個のPCIスロットがあり、コアＩ／Ｏカード１３及び１６と、基本的なシステムの環境設定を行うBIOSの出力インターフェースであるVGA１４及び１７と、ディスクアレイとのFC１５及び１８といった３種のインターフェースを実装されている。 - 特許庁 - At a main computing block control unit 65, the bus connections are switched from the orthogonal transform memories, according to the data bit widths, and a data array is adjusted by using a 64-bit buffer (68) to transfer pairs of even-numbered data and odd-numbered data between the memories and a main computing block.
主演算ブロック側制御部（６５）において、これらの直交変換メモリから、データビット幅に応じてバス接続を切換え、またデータ配列を６４ビットバッファ（６８）を用いて調整して、偶数データおよび奇数データの組を、主演算ブロックとの間で転送する。 - 特許庁 - To provide an integrated circuit manufacturing device and its method and program, for easily executing the change of wiring connection in manufacturing an integrated circuit by arranging cells configured of the combination of a plurality of logic circuits with prescribed array configurations, and integrating them into multi-layer wiring.
複数の論理回路を組にしたセルを所定の配列形態をもって配置し、多層配線化する集積回路の作製において、配線接続の変更が容易に実行できる集積回路作製装置およびその方法、並びにプログラムを提供する。 - 特許庁 - Alternatively, the "rotary phaser type" ellipsometer is constituted by arranging one sheet of wave plate arrayed with a plurality of wave plates different in principal axis directions, and one sheet of polarizer having a fixed principal axis direction to be layered overlappedly, and by combining those with the photoreception element array.
または、主軸方向が異なる複数の波長板を配列した波長板アレイ１枚と、主軸方向が一定の偏光子１枚を重なるように配置し、受光素子アレイと組み合わせることによって「回転位相子型」お偏光解析装置を構成する。 - 特許庁 - A route cost calculating means 103 calculates the cost for new arrangement data, representing the order of spots that vehicles make a round of as an array of spot numbers, generated by a route new arrangement data generating means 102 by using an arrangement data conversion rule.
経路コスト計算手段１０３は、複数の車両が巡回する地点の順番を地点番号の列として表した配置データを配置データ変換規則を用いて経路新配置データ生成手段102が生成した新しい配置データのコストを計算する。 - 特許庁 - The polarized light measuring instrument is structured of a minute polarizer array including at least two types of polarizers, which have different directions of transmitting polarized light and are alternately and repeatedly arranged, and a linear sensor for independently receiving intensity of light transmitting the respective polarizers.
透過する偏光の方向が異なる少なくとも２種類の偏光子を交互に繰り返し配置した微小な偏光子アレイと、各偏光子を通過した光の強度を独立に受光することのできるリニアセンサとで構成された偏光計測器を用いる。 - 特許庁 - To prevent pecking by sharingly supporting at a plurality of required points the top surface of a die by post means, in accordance with a piercing pattern for each thin substrate of a laminated ceramic substrate for mounting high density IC chips such as BGA (ball grid array) and CSP (chip size package).
ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ・サイズ・パッケージ）等の高密度化するＩＣチップを搭載するセラミックス積層基板の各薄肉基板に穿孔パターンに応じて、ダイのトップ面所要位置複数箇所をポスト手段で分担して支承してペッキングを防止する。 - 特許庁 - When a document is mounted and the start of read is indicated, facsimile equipment turns on an LED array by an LED illumination control part to read a white standard plate and collect shading correction data, and detects whether or not there is an abnormal pixel according to the shading correction data.
ファクシミリ装置は、原稿が載置されて読取開始の指示が行われると、ＬＥＤ点灯制御部に、ＬＥＤアレイを点灯させて、白基準板を読み取らせ、シェーディング補正データを採取して、シェーディング補正データに基づいて異常画素の有無を検出する。 - 特許庁 - A vertical transfer register 106 fetches electric charges, which a photoelectric conversion device 104 in each array generates through light reception, through synchronizing with a vertical synchronous signal 118, and transfers the electric charges in order to a horizontal transfer register 110 through synchronizing with vertical transfer clocks from ϕV1 to ϕV4.
垂直転送レジスター１０６は各列の光電変換素子１０４が受光生成した電荷を垂直同期信号１１８に同期して取り込み、垂直転送クロックφＶ１〜４に同期して順次水平転送レジスター１１０に転送する。 - 特許庁 - Various switches for operating an onboard equipment are intensively arranged on a multi-functional switch operation plate 10, an indicator 30 is suitably arranged on an inner panel 4 of a vision area in which an operator can view forward, and the array image of each switch is indicated on the screen.
多機能スイッチ操作プレート１０に車載機器作動操作用の各種スイッチが集約して配列され，表示器３０が操作者が前方視できる視野領域の車内好適のインパネ４上に配置され，各スイッチの配列画像を画面表示している。 - 特許庁 - Then, in read operation, the sub-bit lines 1, 2, of unselected sub-arrays and 4-6 are connected via n-channel transistors 22a, 22d, 22e while each sub-bit line is connected to ground wires 24a, 24b arranged at both the ends of the memory cell array 1.
そして、読み出し動作時に、ｎチャネルトランジスタ２２ａ、２２ｄおよび２２ｅを介して、選択されていないサブアレイのサブビット線１と２および、４〜６を接続して、それぞれ、メモリセルアレイ１の両端に配置された接地配線２４ａおよび２４ｂに接続する。 - 特許庁 - A control part 150 controls a display information generation circuit 161 to array selectable characters two-dimensionally character by character and display only a character string including a character to select and one character string relating to and crossing the character string.
制御部１５０は、表示情報生成回路１６１を制御し、選択可能な１文字ずつの文字を２次元に配列し、選択するようにされている文字を含む文字列と、この文字列に関連し、当該文字列と交差する１つの文字列とだけを表示する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
