「asynchronous input/output」を含む例文一覧(21)
- ASYNCHRONOUS INPUT/OUTPUT CACHE REDUCING WAITING TIME
待ち時間を低減した非同期入出力キャッシュ - 特許庁 - ASYNCHRONOUS DATA INPUT/OUTPUT PROCESSING METHOD, DATA PROCESSOR AND PROGRAM RECORDING MEDIUM FOR ASYNCHRONOUS DATA INPUT/OUTPUT PROCESSING
非同期データ入出力処理方法，データ処理装置および非同期データ入出力処理のプログラム記録媒体 - 特許庁 - An asynchronous input/output request retrieving means 113 performs retrieval from a thread-in-asynchronous-input/output-processing storage part 13 to check whether or not there is a thread performing an asynchronous input/output processing for the same file with an asynchronous input/output request which is newly issued.
非同期入出力要求検索手段113は、非同期入出力処理中スレッド記憶部13を検索し、新たに発行された非同期入出力要求と同じファイルに対する非同期入出力処理を行っているスレッドが存在するかを調べる。 - 特許庁 - The system-using input/output processing part 128 executes data input/output processing utilizing asynchronous I/O of a system call and a system library.
システム利用入出力処理部１２８は，システムコールやシステムライブラリの非同期Ｉ／Ｏを利用したデータ入出力処理を実行する。 - 特許庁 - To provide a technique enabling high speed execution of input/output corresponding to an asynchronous input/output text of an application.
アプリケーションの非同期入出力文に対応するデータ入出力を，高速に実行することが可能となる技術を提供する。 - 特許庁 - To manage asynchronous requests such as input/output requests inside a coprocessor in a computer environment.
コンピュータ環境のコプロセッサ内で、入出力要求などの非同期要求を管理すること。 - 特許庁 - HANDSHAKE PROTOCOL CONVERSION LOGIC CIRCUIT AND INPUT/ OUTPUT INTERFACE CIRCUIT FOR ASYNCHRONOUS LSI CHIP
ハンドシェークプロトコル変換用論理回路および非同期式ＬＳＩチップ用入出力インターフェース回路 - 特許庁 - When an asynchronous data input/output of the application designated by an asynchronous input/output text starts, a use data input/output determination part 126 selects processing to be executed by a thread-using input/output processing part 127 for the presence of a thread in an empty state but selects processing to be executed by a system-using input/output processing part 128 for the absence of a thread in an empty state.
非同期入出力文で指定されたアプリケーションの非同期なデータ入出力開始時に，使用データ入出力決定部１２６は，空き状態のスレッドがあればスレッド利用入出力処理部１２７による処理を，空き状態のスレッドがなければシステム利用入出力処理部１２８による処理を選択する。 - 特許庁 - When there is a thread performing the asynchronous input/output processing or the same file, the input/output processing of the new request is performed after the current input/output processing of the thread ends.
同じファイルに対する非同期入出力処理を行っているスレッドがある場合、当該スレッドの現在の入出力処理が終わった後、新たな要求の入出力処理を行う。 - 特許庁 - To provide an asynchronous input/output system which generates no overhead of thread generation and secures no unnecessary memory.
スレッド生成のオーバーヘッドと無駄なメモリ確保が発生しないようにした非同期入出力システムを提供する。 - 特許庁 - To provide an input/output controller capable of updating firmware within time monitoring on the program side requesting input/output operation and within time monitoring with respect to an asynchronous event from an input/output device.
入出力動作を要求したプログラム側での時間監視および入出力装置からの非同期のイベントに対する時間監視内にファームウェア更新を行うことができる入出力制御装置を提供する。 - 特許庁 - When there is not thread in the asynchronous input/output processing for the same file, a new thread is generated and made to perform the input/output processing of the new request.
同じファイルに対する非同期入出力処理を行っているスレッドがなかった場合は、新しいスレッドを生成し、そのスレッドに新しい要求の入出力処理を行わせる。 - 特許庁 - To transfer asynchronous data in real time with a small circuit scale in a data transfer device for transferring the plural asynchronous data for which a data processing speed and a data input/output speed are different.
データ処理速度とデータ入出力速度とが異なる複数の非同期データを転送するデータ転送装置において、少ない回路規模で前記非同期データを実時間転送する。 - 特許庁 - A thread-in-asynchronous-input/output-processing storage part 13 is stored with the correspondence between a thread 12 which is in processing of asynchronous input and output requested by a process 11 and an inputted or outputted file.
非同期入出力処理中スレッド記憶部13には、プロセス11から要求のあった非同期入出力を行っているスレッド12と入出力しているファイルとの対応が記憶されている。 - 特許庁 - The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.
非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁 - The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.
また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁 - The asynchronous circuit constituted of operators is connected to three or less signal propagation paths selected from an input signal propagation path, an output signal propagation path and an input/output signal propagation path.
入力信号伝播路、出力信号伝播路、入出力信号伝播路から選ばれる３本以下の信号伝播路と連結される演算子からなる非同期回路。 - 特許庁 - To provide an ATM(asynchronous transfer mode) switching system performing assurance of order of cells by simple control and efficiently performing connection allocation for an ATM switch to store a high speed line by allocating a plurality of input/output ports.
複数の入出力ポートを割り当てて高速な回線を収容するＡＴＭスイッチにおいて、セルの順序保証を簡単な制御で行い、かつ、効率良く接続割当を実施することが可能なＡＴＭスイッチング方式を提供する - 特許庁 - A CPU 2 converts data inputted from a PIO(parallel input/output controller) 7 or an UART(universal asynchronous receiver-transmitter) 8 into data corresponding to a protocol of an IrDA system by utilizing software stored in a ROM 3 and then, outputs it to a modulation circuit 9 through a bus 14 to modulate the data.
ＰＩＯ７もしくはＵＡＲＴ８より入力されたデータを、ＣＰＵ２がＲＯＭ３内に格納されたソフトウェアを利用してＩｒＤＡ方式のプロトコルに対応したデータに変換した後、バス１４を介して変調回路９に送出して前記データを変調する。 - 特許庁 - The image synthesis device is provided with a timing detector, a line gate detector, a frame trigger detector, and a synthesis discrimination device, and applies input output timing to/from a memory and address control to the memory so as to synthesize asynchronous image data with different scanning frequencies received from an image generator.
画像合成装置に、タイミング検出装置、ラインゲート検出装置、フレームトリガ検出装置、合成判定装置を備え、メモリへの入出力タイミング及びアドレス制御を行うことにより、画像生成装置から入力される非同期で走査周波数が異なる画像データを合成することができる。 - 特許庁 - The image composition device is provided with a timing detector, a line gate detector, a frame trigger detector, and a composition decision device and constituted so as to synthesize asynchronous picture data having respectively different scanning frequency bands and inputted from an image generator by controlling input/output timing and addresses to/from a memory.
画像合成装置に、タイミング検出装置、ラインゲート検出装置、フレームトリガ検出装置、合成判定装置を備え、メモリへの入出力タイミング及びアドレス制御を行うことにより、画像生成装置から入力される非同期で走査周波数が異なる画像データを合成することができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
