「asynchronous receiver」を含む例文一覧(57)
＜前へ 1 2- In the case of verify processing, the addresses of verify data are divided into first half and latter half, and a CPU 20 of a first control board 12 sequentially reads the address data of the first half from an IC card 50 and transmits than through a universal asynchronous receiver and transmitter(UART) 18 and a serial line 60 to a second control board 32.
ベリファイ処理する場合は、ベリファイデータのアドレスを前半と後半に分け、第１制御板１２のＣＰＵ２０がＩＣカード５０から前半部分のアドレスデータを順次リードし、第２制御板３２に対してＵＡＲＴ１８およびシリアル回線６０を介して送信する。 - 特許庁 - An important information transmission/instruction confirmation system 3 receives information from a transmitter portable terminal 1 via a synchronous communication network 2 for storage, and then transmits a token for indicating that the information has been received for notifying a receiver portable terminal 6 via an asynchronous communication network 5.
重要情報伝達・指示確認システム３は、送信者携帯端末１からの情報を、同期通信ネットワーク２を介して受信して記憶した後、非同期通信ネットワーク５を介して、情報を受信したことを示すトークンを送信して受信者携帯端末６に通知する。 - 特許庁 - The asynchronous transmission stream receiver comprises a FIFO 26 which stores the MPEG-2 data generated from the DVB-ASI signals, an oscillator 14 which generates clock signals for producing the MPEG-2 data from the DVB-ASI signals, and a read controller 27 which reads and outputs the MPEG-2 data stored in the FIFO in synchronism with the clock signals of the oscillator.
DVB-ASI信号から生成されるMPEG-2データを貯蔵するＦＩＦＯ２６と、DVB-ASI信号からMPEG-2データを生成するためのクロック信号を発生するオシレータ１４と、ＦＩＦＯに貯蔵されるMPEG-2データをオシレータのクロック信号に同期してリードし出力するリード制御部２７と、を備える。 - 特許庁 - A CPU 2 converts data inputted from a PIO(parallel input/output controller) 7 or an UART(universal asynchronous receiver-transmitter) 8 into data corresponding to a protocol of an IrDA system by utilizing software stored in a ROM 3 and then, outputs it to a modulation circuit 9 through a bus 14 to modulate the data.
ＰＩＯ７もしくはＵＡＲＴ８より入力されたデータを、ＣＰＵ２がＲＯＭ３内に格納されたソフトウェアを利用してＩｒＤＡ方式のプロトコルに対応したデータに変換した後、バス１４を介して変調回路９に送出して前記データを変調する。 - 特許庁 - A receiver side in the asynchronous communication system detects timing deviation caused, when signals from the transmission stations are simultaneously received (S1), when the timing deviation exceeds the permissible range, the communication with the transmission station causing the excessive timing deviation is once stopped (S2-S6); and after the timing of the transmitter side has been adjusted, the communication is restarted (S7-S12).
非同期通信システムにおいて、複数の送信局からの信号を同時に受信する場合に発生するタイミングずれを、受信側で検出し（Ｓ１）、タイミングずれが許容範囲を超えた場合に、その送信局との通信を一旦停止し（Ｓ２〜Ｓ６）、送信側のタイミング調整を行ったあとに、通信を再開するようにする（Ｓ７〜Ｓ１２）。 - 特許庁 - The contactless integrated circuit card includes: an analog interface block operable to demodulate a received radio frequency signal into multiple versions thereof according to a first plurality of communication protocols, respectively; a controller operable to select one of a second plurality of communication protocols; and a universal asynchronous receiver/transmitter block operable to select one of the demodulated versions of the radio frequency signal according to the selected protocol.
非接触集積回路カードは受信された無線周波数信号を複数個の第１通信プロトコルに各々対応するように復調するアナログインタフェースブロックと、複数個の第２プロトコルのうちの一つを選択するコントローラと、前記選択されたプロトコルに従って無線周波数信号の復調バージョンのうちの一つを選択する汎用非同期化送受信ブロックとを含む。 - 特許庁 - An orthogonal signal frequency conversion circuit 20 of the asynchronous code modulation signal receiver converts the received signal into two signals substantially orthogonal to each other, and a digital correlation unit 10 multiplies the codes with the two converted signals, summs the products and calculates a likelihood of a correlation value with the codes on the basis of an output value signal as a result of the summation.
当該非同期符号変調信号受信装置において、直交信号周波数変換回路２０は、受信された受信信号を実質的に互いに直交する２つの信号に変換し、ディジタル相関器１０は、変換された２つの信号に対して上記複数の符号を乗算した後加算し、加算結果の出力値信号に基づいて、上記複数の符号との相関値の尤度を計算する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
