To provide an automatic wiring design method for executing wiring design processing for designing, on a virtual plane, a position of fan-out wire to be led from a bonding pad on a substrate surface of a semiconductor package without clearance error or wasteful wiring space by an arithmetic processor, and a computer program for making a computer execute the wiring design processing. 半導体パッケージの基板面上においてボンディングパッドから引き出されるファンアウト配線の位置を基板面上に相当する仮想平面上においてクリアランスエラーや無駄な配線スペースが生じないよう設計する配線設計処理を、演算処理装置により実行する自動配線設計方法、およびこの配線設計処理コンピュータに実行させるためのコンピュータプログラムを実現する。 - 特許庁