「bch code」を含む例文一覧(25)
- The short LDPC code has an outer Bose Chaudhuri Hocqenghem (BCH) code.
ショートＬＤＰＣコードはアウタBose Chaudhuri Hocqenghem（ＢＣＨ）コードを有する。 - 特許庁 - An encoder (203) generates a LDPC code having an outer Bose Chaudhuri Hocqenghem (BCH) code.
エンコーダ（２０３）がアウタBose Chaudhuri Hocqenghem（ＢＣＨ）コードを有するＬＤＰＣコードを発生させる。 - 特許庁 - The semiconductor storage device generates an RS code from the original data across pages, generates a CRC code to the RS code, generates a BCH code to the RS code and the CRC code, and records the RS code, the CRC code, and the BCH code into a memory chip different from the original data.
原データから、ページを横断してＲＳ符号を生成し、ＲＳ符号に対してＣＲＣ符号を生成し、ＲＳ符号とＣＲＣ符号に対してＢＣＨ符号を生成し、ＲＳ符号、ＣＲＣ符号、ＢＣＨ符号を原データとは異なるメモリチップに記録する。 - 特許庁 - The concatenated codes include an outer BCH code and an inner iteratively decodable code, such as an LPDC code or turbo code.
連結コードは、ＬＤＰＣコードあるいはターボコードのような、外側ＢＣＨコードおよび反復的にデコード可能な内側コードを含む。 - 特許庁 - On the receiving side, a non-primary BCH information sequence is decoded with a long code length by using the received primary BCH value.
受信側では、受信したプライマリＢＣＨの値を使って長い符号長でノンプライマリＢＣＨの情報系列を復号する。 - 特許庁 - A BCH code word length of data R0 stored in a received value memory 152 is supplied to a BCH decoding section 153.
受信値メモリ１５２に記憶された１ＢＣＨ符号語長のデータＲ０は、ＢＣＨ復号処理部１５３に供給される。 - 特許庁 - A semiconductor storage device generates a CRC (cyclic redundancy check) code from original data, generates a BCH (Bose-Chaudhuri-Hocquenghem) code to the original data and the CRC code, and records the original data, the CRC code, and the BCH code in one page selected from different planes of the plurality of memory chips.
原データからＣＲＣ符号を生成し、原データとＣＲＣ符号に対してＢＣＨ符号を生成し、原データ、ＣＲＣ符号、ＢＣＨ符号を、複数のメモリチップの異なるプレーンからそれぞれ選択された１のページに記録する。 - 特許庁 - These message and value are coded into 2m pieces of n-bit two dimensional error correcting code languages by an (n, k) two dimensional coder having a BCH code.
ＢＣＨ符号などの（ｎ，ｋ）２元符号器で、２ｍ個のｎビット２元誤り訂正符号語に符号化する。 - 特許庁 - An encoder 102 encodes a non-primary BCH information sequence Sn with a long code length including a primary BCH information sequence Sp.
符号化器１０２によって、ノンプライマリＢＣＨの情報系列ＳｎをプライマリＢＣＨの情報系列Ｓｐも含めた長い符号長で符号化する。 - 特許庁 - In a base station, after a CRC is added to transmission data as an error-detecting code, an error-correcting encoding is conducted by a tail-biting convolutional code, and the encoded data is transmitted in 4-P-BCH frames.
基地局において、送信データに誤り検出符号としてCRCを付加した後、テールバイティングによる畳み込み符号による誤り訂正符号化を行ない、４フレームのP-BCHに分割して送信する。 - 特許庁 - To provide a method for quickly performing the decoding processing of a BCH code by a small amount of hardware.
少ないハードウェアによってＢＣＨ符号の復号化処理を高速に行う方法を提供する。 - 特許庁 - This system generates a randomized code word by combining the randomizer sequence with all the symbols of ECC code words ciphered by using a BCH code.
このシステムは、ランダマイザシーケンスをＧＦ（２^m）にわたるＢＣＨ符号を用いて暗号化されるＥＣＣ符号語のすべてのシンボルと組合わせてランダム化符号語を生成する。 - 特許庁 - If the number of the errors exceeds the erasure correction capability in the RS code, the semiconductor storage device performs normal error correction by the RS code, and also performs error correction by the BCH code.
エラー数がＲＳ符号での消失訂正能力を超えていれば、通常のＲＳ符号での誤り訂正を行い、さらにＢＣＨ符号による誤り訂正を行う。 - 特許庁 - To provide a BCH coder that can encode even a long code at high- speed with small power consumption.
長い符号長においても、高速かつ低消費電力で符号化が可能なＢＣＨ符号器を提供する。 - 特許庁 - When performing reading, the semiconductor storage device performs error correction to the original data by the BCH code, and thereafter calculates CRC.
読み出し時、原データに対してＢＣＨ符号による誤り訂正を行い、その後ＣＲＣを計算する。 - 特許庁 - This error correction method using a BCH code comprises a step for generating a syndrome value based on a BCH code to be decoded, a step for calculating at least a part of the solution of an error position polynomial in which the syndrome value is included like software by referring to a data table, and a step for correcting a BCH code based on the calculated solution.
ＢＣＨ符号を用いた誤り訂正方法において、復号化すべきＢＣＨ符号に基づきシンドローム値を生成するステップと、シンドローム値が含まれる誤り位置多項式の解を、データテーブルを参照することによって少なくともその一部をソフトウェア的に算出するステップと、算出された解に基づいてＢＣＨ符号を訂正するステップとを備える。 - 特許庁 - When storing code streams AEh, 90h, 00h, FFh, ffh, BCh, 67h... as ancillary data as illustrated, the code streams are divided into Ah, Eh, 9h, 0h, 0h, 0h, Fh, Fh, Fh, Fh, Bh, Ch, 6h, 7h... and markers 1h, 3h are alternately added.
例えば、図５に示すように、アンシラリデータとして、符号列ＡＥｈ，９０ｈ，００ｈ，ＦＦｈ，ＦＦｈ，ＢＣｈ，６７ｈ…を格納する場合、符号列Ａｈ，Ｅｈ，９ｈ，０ｈ，０ｈ，０ｈ，Ｆｈ，Ｆｈ，Ｆｈ，Ｆｈ，Ｂｈ，Ｃｈ，６ｈ，７ｈ…に区切りに、マーカ１ｈ，３ｈを交互に付加する。 - 特許庁 - To reduce a circuit scale by sharing a circuit which does not require real-time processing in a syndrome arithmetic part by time-sharing concerning a code error detection correcting device using a BCH (Bose-Chaudhuri- Hochquenghem) code.
ＢＣＨ符号を用いた符号誤り検出訂正装置に関し、シンドローム演算部においてリアルタイム処理の必要ない回路をタイムシェアリングして共用し、回路規模を削減する。 - 特許庁 - To allow receiving side digital radio equipment 12 in a digital radio communication system 10 to shorten processing for extracting information of a NID (Network Identifier) of a BCH code of a reception frame.
デジタル無線通信システム１０における受信側デジタル無線機１２が、受信フレームのＢＣＨ符号のＮＩＤ（Network Identifier）の情報を抽出する処理を短縮する。 - 特許庁 - Thus, it is possible to quickly perform the decoding processing of the BCH code by a small amount of hardware resources while reducing the deterioration of the processing speed to the minimum.
これにより、処理速度の低下を最小限に抑えつつ、少ないハードウェア資源によってＢＣＨ符号の復号化処理を高速に行うことが可能となる。 - 特許庁 - The first error-correcting code(ECC) of an ECC circuit 107 of a controller 102 and the second ECC of on-chip ECC circuits 120-123 of flash memory chips 111-114 are made to be a BCH code (especially RS code) using the same Galois field and further, the generated polynomial of both the ECC has a continuous root.
コントローラ（１０２）のＥＣＣ回路（１０７）における第１エラー訂正符号とフラッシュメモリチップ（１１１〜１１４）のオンチップＥＣＣ回路（１２０〜１２３）における第２エラー訂正符号とを、同じガロア体を用いたＢＣＨ符号（特にＲＳ符号）とし、さらに両エラー訂正符号の生成多項式は連続した根を持つものとする。 - 特許庁 - By sharing an MF coefficient part by respective timing detection parts of Ach and Bch and realizing phase rotation by phase rotation quantity or code inversion to detect differences between respective channels, the timing of both the channels is detected and identified.
Ａｃｈ、Ｂｃｈのタイミング検出部のＭＦ係数部を共有し、各チャネルの違いを位相回転量、あるいは、符号反転により位相回転を実現することで、両チャネルのタイミング検出、および、識別を行う。 - 特許庁 - The transmitter 1 performs exclusive OR operation on the transmission data added with an error correction code using a BCH (n, k) code by using the scramble code, and outputs a transmission signal.
送信装置１と受信装置２１とは、ｍビットのフレーム同期符号を記憶する同期符号記憶手段２、２２と、このフレーム同期符号からスクランブル符号を生成するスクランブル符号生成手段３、２３とをおのおの備え、送信装置１は、ＢＣＨ（ｎ、ｋ）符号を用いた誤り訂正符号を付加した送信データにスクランブル符号で排他的論理和演算を行って送信信号を出力する。 - 特許庁 - To realize a decoding method capable of increasing a speed of a table retrieval and reducing a table capacity in an error correction decoding method of a BCH code which applies to a communication line of a mobile radio, etc., a readout device, etc., from an information record medium, or the like.
移動無線等の通信回線や情報記録媒体からの読み出し装置等に適用される、ＢＣＨ符号の誤り訂正復号方法において、テーブル検索の高速化とテーブル容量の削減を可能とした復号化方法を実現する。 - 特許庁 - In the semiconductor storage device provided with an error detection correction system, a first operation mode for performing 2-bit error correction using a BCH code and a second operation mode for performing 1-bit error correction are set to the error detection correction system switchably by sharing a main part of the system.
エラー検出訂正システムを備えた半導体記憶装置において、前記エラー検出訂正システムは、ＢＣＨコードを用いて２ビットエラー訂正を行う第１の動作モードと、１ビットエラー訂正を行う第２の動作モードとが、システムの主要部を共用して切り換え可能に設定される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
