「bit processing」を含む例文一覧(1559)
1 2 3 4 5 6 7 8 9 10 11 .... 31 32 次へ＞- REPRODUCTION BIT STREAM PROCESSING
再生ビットストリーム処理 - 特許庁 - BIT STREAM PROCESSING APPARATUS, AND BIT STREAM PROCESSING METHOD
ビットストリーム処理装置およびビットストリーム処理方法 - 特許庁 - BIT-STREAM CONTROL POST-PROCESSING FILTERING
ビットストリーム制御後処理フィルタリング - 特許庁 - An addition processing part 805 applies addition processing to the low-order bit data A64_2 and the low-order bit data B64_2.
加算処理部705は、下位ビットデータA64_2と下位ビットデータB64_2を加算処理する。 - 特許庁 - BIT STREAM PROCESSING METHOD AND APPARATUS THEREFOR
ビットストリーム処理方法および装置 - 特許庁 - A limiter 52 conducts bit overflow processing.
リミッタ５２はビットオーバーフロー処理を行う。 - 特許庁 - An addition processing part 804 applies addition processing to the high-order bit data A64_1 and the high-order bit data B64_1.
加算処理部704は、上位ビットデータA64_1と上位ビットデータB64_1を加算処理する。 - 特許庁 - IMAGE PROCESSING APPARATUS AND BIT MODELING METHOD
画像処理装置及びビットモデル化方法 - 特許庁 - VARIABLE LENGTH BIT STREAM PROCESSING UNIT AND VARIABLE LENGTH BIT STREAM PROCESSING METHOD
可変長ビット列処理装置及びこれを用いた可変長ビット列処理方法 - 特許庁 - MULTIQUANTUM BIT APPARATUS, MULTIQUANTUM BIT METHOD, MULTIQUANTUM BIT INFORMATION PROCESSOR, AND MULTIQUANTUM BIT INFORMATION PROCESSING METHOD
多量子ビット化装置、多量子ビット化方法、多量子ビット情報処理装置、多量子ビット情報処理方法。 - 特許庁 - BIT ARITHMETIC PROCESSING UNIT AND COMPUTER PROGRAM FOR CONTROLLING BIT ARITHMETIC PROCESSING UNIT
ビット演算処理装置及びビット演算処理装置を制御するためのコンピュータプログラム - 特許庁 - REGISTER BIT UPDATE PROCESSING METHOD, PROCESSOR AND DATA PROCESSING SYSTEM
レジスタ・ビット更新処理方法，プロセッサ及びデータ処理システム - 特許庁 - PROCESSING METHOD FOR BIT MODELING AND PROCESSING CIRCUIT USING IT
ビットモデリングの処理方法及びそれを用いる処理回路 - 特許庁 - METHOD OF PREVENTING BIT ERROR, AND INFORMATION PROCESSING DEVICE
ビットエラーの予防方法、情報処理装置 - 特許庁 - The encryption processing circuit 22 performs DES (data encryption standard) encryption processing with the inputted LoHi or HiLo two-bit signal bit as one logical bit.
暗号処理回路２２は、入力されたLoHiまたはHiLoの２ビットの信号ビットを１つの論理ビットとして、DESの暗号処理を行う。 - 特許庁 - To provide bit manipulation instruction that increases processing speed.
処理速度の早いビット操作命令の提供。 - 特許庁 - INFORMATION PROCESSING APPARATUS AND BIT RATE DETERMINING METHOD
情報処理装置およびビットレート決定方法 - 特許庁 - The color transformation processing combines 2 methods, i.e., 3D-LUT (three dimensional-look up table) processing of 8 bit-10 bit, and the multi-value dither processing of 10 bit-8bit.
色変換処理として、８ｂｉｔー１０ｂｉｔの３ＤーＬＵＴ処理と、１０ｂｉｔー８ｂｉｔの多値ディザ処理の２つを組み合わせる。 - 特許庁 - METHOD FOR PROCESSING VARIABLE LENGTH ENCODED BINARY BIT STREAM
可変長符号化バイナリ・ビットストリームの処理方法 - 特許庁 - RADIO SIGNAL RECEIVER AND BIT STREAM PROCESSING METHOD
無線信号受信機及びビットストリーム処理方法 - 特許庁 - PROCESSING METHOD OF VARIABLE BIT RATE FOR STREAMING SERVICE
ストリーミングサービスのための可変ビット率処理方法 - 特許庁 - METHOD FOR REPAIRING BIT ERROR AND INFORMATION PROCESSING SYSTEM
ビットエラーの修復方法および情報処理装置 - 特許庁 - METHOD OF PROCESSING DIGITAL IMAGE FOR LOW-BIT RATE APPLICATION
低ビットレートの適用のためのディジタル画像処理方法 - 特許庁 - The switch includes a pulse length discrimination unit and a bit synchronization unit which carries out bit synchronization processing.
スイッチは、パルス長判定部と、ビット同期処理を行うビット同期部とを有する。 - 特許庁 - A signal conversion circuit 21 converts an Lo or Hi signal bit corresponding to a logical bit 0 or 1 into an LoHi or HiLo two-bit signal bit, respectively and outputs the two-bit signal bit to an encryption processing circuit 22.
信号変換回路２１は、論理ビットの０または１に対応するLoまたはHiの信号ビットを、それぞれ、LoHiまたはHiLoの２ビットの信号ビットに変換し、暗号処理回路２２に出力する。 - 特許庁 - To provide a processing method for bit modeling at a fast processing speed and a processing circuit using it.
処理速度の速いビットモデリングの処理方法及びそれを用いる処理回路を得ることである。 - 特許庁 - To provide a parallel bit stuffing method and circuit capable of quickly realizing bit stuffing processing by performing four bit parallel processing.
４ビット並列に処理を行うため、高速にビットスタッフィング処理が実現される並列ビットスタッフィング方法及び並列ビットスタッフィング回路を提供する。 - 特許庁 - Then, the image data processing part 20 transforms n-bit image data into m-bit image data by collating the n-bit image data with m-bit color palette data.
このとき、画像データ処理部２０は、ｎビットの画像データをｍビットのカラーパレットデータと照合させることによりｍビットの画像データに変換する。 - 特許庁 - The link module further comprises a bit receiver operably coupled to the central processing unit, and a bit output driver operably coupled to the central processing unit.
リンク・モジュールは、中央演算装置に動作可能に接続されたビット・レシーバとビット出力ドライバをさらに含む。 - 特許庁 - BIT TRAIN CANDIDATE REDUCTION TYPE RECEIVER AND RECEPTION PROCESSING METHOD
ビット列候補削減型受信機および受信処理方法 - 特許庁 - To reduce bit error rate of a signal processing device.
信号処理装置において、ビット誤り率を低減すること。 - 特許庁 - The bit signal is applied to a signal processing/generating circuit 2.
このビット信号を信号加工生成回路２に与える。 - 特許庁 - METHOD AND DEVICE FOR PROCESSING BIT STREAM OF AUDIO SIGNAL
オーディオ信号のビットストリームの処理方法及び処理装置 - 特許庁 - To accelerate bit map retrieving processing for memory management.
メモリ管理のためのビットマップ検索処理の高速化を図る。 - 特許庁 - The bit shift processing circuit 5 applies bit shift processing equivalent to an arithmetic processing of multiplying 2n by each pixel value according to received weight amount data.
ビットシフト処理回路５は、供給される重み量データに従って、各画素値を２^n 倍する演算処理に相当するビットシフト処理を行う。 - 特許庁 - The bit string 51 includes the 1st bit strings W consecutive for bit number over bit number for parallel processing and the 3rd bit string Y, the 2nd bit strings X consecutive for bit number over bit number for parallel processing and the 4th bit string Z.
ビット列５１は、第１のビット列Ｗを、前記並列処理時のビット数以上のビット数を持つビット列が形成される個数連続させ、その後に第３のビット列Ｙを付加し、その後に、第２のビット列Ｘを、前記並列処理時のビット数以上のビット数を持つビット列が形成される個数連続させ、その後に第４のビット列Ｚが付加してあるビット列である。 - 特許庁 - A significant/refinement bit separate section 3 classifies each bit expressed in a bit plane by an encoding pre-processing section 2 into two kinds; a significant bit group and a refinement bit group depending on a degree of the bit to enhance the image quality.
有意・既有意ビット分離部３は、符号化前処理部２でビットプレーン表現された各ビットを、そのビットが画像品質を向上させる度合いに従って有意ビット群と既有意ビット群の２種類に分類する。 - 特許庁 - To provide an image processing device and method that enable lossless representation of high bit, depth images in bit depth transformation of high bit depth images.
高ビット深度画像のビット深度変換において、高ビット深度画像のロスレス表現を実現することができるようにする。 - 特許庁 - To uniform a bit operation necessary for information processing and simplify required processing.
情報処理に必要なビット操作が多様化し、必要な処理も複雑化している。 - 特許庁 - The second processing unit carries out processing to a processing bit while being delayed from the first processing unit only by the first phase different time shorter than a plane processing time required for the first processing unit to process one processing bit plane.
そして第２の処理部は、第１の処理部が一の処理ビットプレーンを処理するのに要するプレーン処理時間よりも短い第１の位相差時間だけ第１の処理部から遅れて処理ビットに対する処理を実行するようにした。 - 特許庁 - Thereby, flexible processing of the bit map is performed by half-tone.
これにより、ビットマップの伸縮処理がハーフトーンにて行われる。 - 特許庁 - The calculation processing part 240 outputs the created fail bit map.
計算処理部２４０は、作成したフェイルビットマップを出力する。 - 特許庁 - In this case, the processing bit number of the digital signal processing circuit 9 is selected to be the same as the revised bit number of the analog/digital converter.
その際、ディジタル信号処理回路９の処理ビット数も変更したＡＤのビット数と同じにする構成とする。 - 特許庁 - A bit stream of an intermediate code is used between the bit stream decoding processing unit 1100 and the image decoding synchronous processing unit 1600.
ビットストリーム復号処理部１１００と画像復号同期処理部１６００の間は中間コードのビットストリームを用いる。 - 特許庁 - A quantization bit number in an analog/digital converter 8 and a signal processing bit number in a digital signal processing circuit 9 are variable.
Ａ／Ｄ変換器８における量子化ビット数及びデジタル信号処理回路９における信号処理ビット数が可変である。 - 特許庁 - METHOD AND DEVICE FOR PROCESSING CODED MOVING PICTURE BIT STREAM, AND RECORDING MEDIUM STORED WITH PROCESSING PROGRAM FOR CODED MOVING PICTURE BIT STREAM
符号化動画像ビットストリーム処理方法、及び装置、並びに符号化動画像ビットストリーム処理プログラムを格納した記録媒体 - 特許庁 - A small-sized bit interleaver 11a smaller than a conventional bit interleaver is used to divide bit streams into N sets and to implement bit interleave processing and subsequent primary modulation processing in a primary modulation unit 12a.
従来のビットインターリーバよりも小さいサイズの小型ビットインターリーバ11aを用い、ビット系列をN組に分割してビットインターリーブ処理及びその後の一次変調部12aにおける一次変調処理を実施する。 - 特許庁 - The control bit is a bit showing the control of data transmission corresponding to the execution possibility of the data input processing to a device executing accelerator processing, accelerator processing, output processing of processing data and the pipeline processing of them.
制御ビットはアクセラレータ処理を実行するデバイスへのデータ入力処理、アクセラレータ処理、及び処理データの出力処理、これらのパイプライン処理の実行可能性に応じたデータ転送の制御を示すビットである。 - 特許庁 - The processing switching signal preparing part 15 prepares a signal of some-bit screen processing.
処理切替信号作成部１５で、何Ｂｉｔのスクリーン処理かの信号を作成する。 - 特許庁 - To provide a video signal processing apparatus capable of properly performing bit correction when performing dithering processing of the digitized video signal.
デジタル化された映像信号をディザリングした際にビット補正を適切に行う。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
