「bit-synchronization」を含む例文一覧(210)
1 2 3 4 5 次へ＞- BIT SYNCHRONIZATION CIRCUIT
ビット同期回路 - 特許庁 - BIT PATTERN SYNCHRONIZATION CIRCUIT
ビットパターン同期装置 - 特許庁 - BURST BIT SYNCHRONIZATION CIRCUIT
バーストビット同期回路 - 特許庁 - BIT PHASE SYNCHRONIZATION DEVICE
ビット位相同期装置 - 特許庁 - BIT PHASE SYNCHRONIZATION CIRCUIT
ビット位相同期回路 - 特許庁 - BIT SYNCHRONIZATION DEVICE AND ITS METHOD
ビット同期装置およびその方法 - 特許庁 - The switch includes a pulse length discrimination unit and a bit synchronization unit which carries out bit synchronization processing.
スイッチは、パルス長判定部と、ビット同期処理を行うビット同期部とを有する。 - 特許庁 - TIME-SHIFTED BIT FOR WRITE SYNCHRONIZATION CORRECTION
書込み同期化修正のための時間シフト・ビット - 特許庁 - METHOD AND SYSTEM FOR BIT DETECTION AND SYNCHRONIZATION
ビット検出及び同期のための方法及びシステム - 特許庁 - PLL SYNCHRONIZATION STABILIZING METHOD FOR BIT FREE CDR
ビットフリーＣＤＲのＰＬＬ同期安定化方法 - 特許庁 - SYNCHRONIZATION CIRCUIT AND METHOD OF SYNCHRONIZING MULTI-BIT SIGNAL
同期化回路および多ビット信号の同期化方法 - 特許庁 - BIT SYNCHRONIZATION CIRCUIT AND OPTICAL TRANSMISSION SYSTEM STATION SIDE APPARATUS
ビット同期回路および光伝送システム局側装置 - 特許庁 - SELECTIVE RADIO CALL RECEIVER AND ITS BIT SYNCHRONIZATION CONTROL METHOD
無線選択呼出受信機とそのビット同期制御方法 - 特許庁 - Thus, synchronization on the occurrence of a missing bit is facilitated.
これにより、欠落ビット発生時の同期合わせを容易にする。 - 特許庁 - If synchronization by a bit synchronization system is done, an operation of a load 5 is controlled based on the RSSI signal.
ビット同期方式による同期がとれると、信号に基づいて負荷５の動作を制御する。 - 特許庁 - To provide an FM multiplex decoder capable of correcting a bit synchronization deviation.
ビット同期ずれが補正できるＦＭ多重デコーダを提供する。 - 特許庁 - BIT SYNCHRONIZATION CIRCUIT, POLYPHASE DATA-POLYPHASE CLOCK SIGNAL GENERATING CIRCUIT
ビット同期回路および多相データ・多相クロック信号発生回路 - 特許庁 - To perform frame synchronization processing at a higher bit rate by using an existent integrated circuit dedicated to frame synchronization.
既存のフレーム同期専用集積回路を使用してさらに高ビットレートのフレーム同期処理を実現する。 - 特許庁 - A bit counter 111 generates frame timing by a frame synchronization signal.
ビットカウンタ１１１はフレーム同期信号によりフレームタイミングを生成する。 - 特許庁 - A bit counter 112 generates slot timing upon receiving the frame synchronization signal.
ビットカウンタ１１２はスロット同期信号を受けてスロットタイミングを生成する。 - 特許庁 - PHASE COMPARATOR, PLL CIRCUIT, FLL CIRCUIT, BIT SYNCHRONIZATION CIRCUIT, AND RECEIVER
位相比較器、ＰＬＬ回路、ＦＬＬ回路、ビット同期回路、受信装置 - 特許庁 - Then, when the frame synchronization of the first bit data is detected, the first bit data are transmitted to a serial/parallel conversion part 21, and when the frame synchronization of the first bit data is not detected and the frame synchronization of the second bit data is detected, the second bit data are transmitted to the serial/ parallel conversion part 21.
そして、第１のビットデータのフレーム同期を検出したときは、第１のビットデータをシリアル／パラレル変換部２１に伝達し、第１のビットデータのフレーム同期を検出せず、かつ、第２のビットデータのフレーム同期を検出したときは第２のビットデータをシリアル／パラレル変換部２１に伝達する。 - 特許庁 - To allow bit synchronization to follow the phase change of received data even when distortion in a bit width of the received data is high.
受信データのビット幅の歪みが大でも、受信データの位相変化にビット同期が追従できる。 - 特許庁 - The received signal is down-converted and demodulated (#3, #4), and bit synchronization is established (#5).
受信した信号をダウンコンバート、復調し（＃３、＃４）、ビット同期が確立される（＃５）。 - 特許庁 - Also, the synchronization establishment subordinate control means comprises: a frame synchronization signal transmission part for transmitting frame synchronization signals; a bit synchronization signal transmission part for transmitting bit synchronization signals in a non-signal period constituting a frame; and a transmission phase control part for adjusting the transmission phase.
また、同期確立従制御手段が、フレーム同期信号を送信するフレーム同期信号送信部と、フレームを構成する無信号期間に、ビット同期信号を送信するビット同期信号送信部と、送信位相を調整する送信位相制御部とを有する。 - 特許庁 - The methodology to acquire bit and word synchronization is not specified in FC-PH.
ビットおよびワードの同期を獲得する方法論は、FC-PHでは規定されていない。 - コンピューター用語辞典 - On detection of a radio wave, bit synchronization is performed using the bit synchronous signal stream 62, and frame synchronization and identification of a transmission destination are performed using the frame synchronous signal stream 63.
電波を検知したら、ビット同期信号列６２を用いてビット同期を行い、フレーム同期信号列６３を用いてフレーム同期と送信先特定を行う。 - 特許庁 - To solve the following problem; when a bit deviation occurs on a synchronization pattern, a synchronization position is deviated by the bit deviation amount and a correct data cannot be read from an optical disk, and this causes a read error.
同期パターンにビットずれが生じたとき、ビットずれ量だけ同期位置がずれて、光ディスクから正しいデータ読み出しができずリードエラーを起こしてしまう。 - 特許庁 - To highly accurately perform recording timing synchronization to a bit pattern arrangement in a patterned medium.
パターン媒体におけるビットパターン配列への記録タイミング同期を高精度に行う。 - 特許庁 - To establish the synchronization of bit positions between a transmitter and a receiver only in a circuit in the receiver.
受信器内の回路だけで送受信器間のビット位置の同期を確立する。 - 特許庁 - To surely detect wrong synchronization due to a phase change in a frame with a synchronization bit added thereto.
同期ビットが付加されたフレームの位相変化による誤同期を確実に検出することができるデータ転送装置を提供する。 - 特許庁 - To realize a bit-synchronization circuit which is compact and low cost, operated at a high speed region of Gb/s or higher, capable of synchroniza tion within 10-bit, with a jitter suppression effect that prevents synchronization error even from a signal, whose SNR is deteriorated.
小型・低価格で、Gb/s以上の高速領域で動作し、10 bit以内の同期が可能でかつジッタ抑圧効果がありかつSNRが劣化した信号に対しても同期誤りを防ぐビット同期回路を実現する。 - 特許庁 - If the switch 2 receives the bit pattern, the pulse length discrimination unit discriminates that the time not detecting the edge continues for the first specified time T1 or longer, and afterward the bit synchronization unit starts bit synchronization processing.
スイッチ２が、このビットパターンを受信すると、パルス長判定部が第１規定時間Ｔ１以上の間、エッジを検出しない状態が続いたと判定し、その後、ビット同期部がビット同期処理を開始する。 - 特許庁 - The wake-up bit string is desirably modulated using an ASK system, and the synchronization bit string is desirably modulated using a BPSK system.
前記ウェイクアップビット列はＡＳＫ方式で変調され、前記同期ビット列はＢＰＳＫ方式で変調されることが望ましい。 - 特許庁 - The thus constituted synchronization signal (6 wobbles per bit) is recorded on a head side of the address information (12 wobbles per bit).
このように構成された同期信号（ビット当たり６ウォブル）がアドレス情報（ビット当たり１２ウォブル）の先頭側に記録される。 - 特許庁 - Since the bit synchronization deviation is corrected from the block next to the one where the bit synchronization deviation is generated, only a data error within one block remains and frame data relievable in the error correction part 13 are attained.
ビット同期ずれが発生した次のブロックからこのビット同期ずれを修正するので、１ブロック以内のデータ誤りのみが残り、エラー訂正部１３で救済可能なフレームデータになる。 - 特許庁 - To provide a method for synchronizing multi-bit signals, which is not stuck to any conventional regulation that it is necessary to synchronize multi-bit signals with data whose only one bit is changed before and after the synchronization.
多ビット信号の同期化を、その前後には１ビットしか変化しないようなデータで同期化する必要があるという従来の規制に捕われない同期化の提示。 - 特許庁 - When the processing section 8 discriminates wrong synchronization, a second changeover section 9 selects a second bit counter from a first reception bit counter of the reception bit counter 6 in step B7.
誤同期と判別されるとステップＢ７では、受信ビットカウンタ６は１番目の受信ビットカウンタから２番目のビットカウンタに第２切替部９により切り替えられる。 - 特許庁 - After the segment synchronization is established, the synchronization detection apparatus may maintain the synchronization established state until the field synchronization detection fails, and may shift the synchronization detection signal in the temporal direction in accordance with the bit error rate RT when outputting the signal.
同期検出装置は、セグメント同期が確立した後は、フィールド同期検出に失敗するまで、同期確立状態を維持してもよく、入力信号のビット誤り率ＲＴに基づき、同期検出信号を時間方向にシフトして出力してもよい。 - 特許庁 - Then, the audio encoder adds preamble information and a synchronization signal in a multiplexer 105 to generate a bit stream.
その後、マルチプレクサ１０５でプリアンプル情報や同期信号を付加してビットストリームを生成する。 - 特許庁 - A start mark ST in the transfer data of a start-stop synchronization method is set to be a 2-bit alternating data.
調歩同期方式の転送データのスタートマーク部ＳＴを２ビットの交番データとする。 - 特許庁 - To provide a bit synchronization device that reduces a steady-state jitter amount and decreases a time required for jitter suppression.
定常的なジッタ量を小さくするとともにジッタ抑圧に要する時間を短くすること。 - 特許庁 - Thus, the bit pattern identical to the frame synchronization pattern no longer exists at the predetermined position of each data slot.
これにより、各データスロットの所定位置には、フレーム同期パターンと同じビットパターンは存在しない。 - 特許庁 - To accelerate the speed of bit synchronization for exactly receiving a call reception message.
呼出受信メッセージを正確に受信するためビット同期のスピードを上げることを課題とする。 - 特許庁 - The synchronization code recovery circuit and method compares an original synchronization pattern with a pattern of a next synchronization candidate recovered at a plurality of synchronization locations when no synchronization code is detected from a received bit stream, produces location information at which the most proper synchronization pattern is obtained on the basis of a result of comparison, and recovers the synchronization code at a location corresponding to the location information.
入力されるビットストリームから同期コードが検出されなければ複数の同期位置で復旧される次の同期候補のパターンと元の同期パターンとを比較して、比較結果に基づいて得られた最も適した同期パターンが出る位置情報を生じ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁 - The bit synchronization in the ADIP is synchronized by the detection of a bit synchronizing pattern and a WBL counter, and the word synchronization of the ADIP is respectively synchronized by the detection of a word synchronizing pattern and a word counter, independently.
ＡＤＩＰにおけるビット同期を、ビット同期パターンの検出とＷＢＬカウンタで、ＡＤＩＰのワード同期を、ワード同期パターンの検出とワードカウンタで、それぞれ独立して同期をとる。 - 特許庁 - After synchronization is established from a received bit stream, a receiver 3-1 refers to the flag of the header to restore the reversed bit to an original one.
受信装置３−１は、受信したビットストリームから同期を確立後、ヘッダのフラグを参照して、反転したビットを元のビットに復元する。 - 特許庁 - To provide a frame synchronization technology capable of achieving a difficulty in shifting to a frame out-of-synchronization state even when a bit error occurs in a transmission path.
本願発明は、伝送路でビットエラーが生じても、フレーム同期はずれ状態に移行しにくいフレーム同期技術を提供することを目的とする。 - 特許庁 - To provide a synchronization tracking circuit capable of high-speed and highly precise tracking operation by increasing and decreasing an estimation bit cycle when imperfect synchronization is detected.
同期ずれを検出した際には推定ビット周期を増減させることで高速かつ高精度な追従動作ができる同期追従回路を提供すること。 - 特許庁 - The frame synchronization can be established quickly because the bit data used for the establishment of the frame synchronization is sampled at a small fraction of timing of the cycle of phase change.
フレーム同期の確立に利用するビットデータを位相変化の周期の数分の一のタイミングでサンプリングするので、フレーム同期を高速に確立できる。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
