Output signals TDQ, SRAS, MOUT, and BITST of the semiconductor devices are controlled by an output switching circuit 160 and outputted from a common external terminal 131 via a common test bus 141. 各半導体記憶装置の出力信号TDQ,SRAS,MOUT,BITSTは、出力切換回路160により出力制御されて、共通のテストバス141を介して共通の外部端子131から出力される。 - 特許庁