By applying a power supply voltage Vdd to the gates of isolators BLIt, BLIb, the power supply voltage Vdd is clamped by the isolators BLIt, BLIb, and the internal voltage of an array is set to 0.8 V which is lower than the power voltage Vdd by the threshold values of the transistors N3 to N6. アイソレータBLIt,BLIbのゲートには電源電圧Vddを与えることにより、電源電圧VddをアイソレータBLIt,BLIbでクランプし、アレイの内部電圧を電源電圧VddよりもトランジスタN3〜N6のしきい値電圧だけ低い0.8Vにする。 - 特許庁