「boolean logic」を含む例文一覧(9)
- Different logic gates implement different Boolean functions such as AND, OR.
さまざまな論理ゲートがさまざまなブール関数,AND,ORなどを実装する． - コンピューター用語辞典 - A Boolean matrix is a two-dimensional matrix representing a logic expression or a set of logic expressions.
ブール行列とは２次元の行列であり、一つの論理式または一群の論理式を表現するものである。 - コンピューター用語辞典 - Boolean operations are performed between the decision diagram and a plurality of other decision diagrams for the logic gates in the potential learning area.
ブール代数演算は、決定図と、潜在的学習領域内の論理ゲートの複数の他の決定図との間で実行される。 - 特許庁 - To provide a method and a structure that can pinpoint a culprit device with the use of Boolean logic based on alloyed prediction.
アロイド予測に基づいてブール論理を使用して、原因となるデバイスをピンポイントすることができる方法および構造を提供すること。 - 特許庁 - Fuzzy logic will replace Boolean truth values with degrees of truth which are very similar to probabilities except that they need not sum to one.
ファジィ論理は,合計して1になる必要がない点だけを除き,確率と非常に似ている真理度によってブール真理値に取って代わる． - コンピューター用語辞典 - Then stored information is used to compare cones before and after the logic composition and make cones correspond to each other and the equivalence of logic is examined for every cone which are made to correspond by comparing Boolean expressions as the additional information and racing check cone information.
次に、記憶情報により論理合成前後のコーンを比較しコーンの対応付けを行い、対応付けられたコーン毎、付加情報であるブール式やレーシングチェックコーン情報比較により、論理の等価性を検証する。 - 特許庁 - A decision diagram is built for logic gates in a cutest to be obtained from target logic gates, the logic gates in a potential learning area in the topology are marked, justification vectors are acquired from the decision diagram for a predetermined Boolean value of the target logic gate, such logical interdependencies are determined and a representation of the logical interdependencies is stored in a storage device in the computer-aided design system.
本発明は、目標論理ゲートから得られるカットセット内の論理ゲートに対し決定図を構築し、論理ネットワーク中の潜在的学習領域内の論理ゲートをマークし、正当化ベクトルを目標論理ゲートの所定のブール代数値の決定図から獲得し、論理的相互従属関係を判定し、その表現をコンピュータ支援設計装置の記憶装置に格納する。 - 特許庁 - The control device 10 for the plant includes an input means 13 for inputting process signals sent from the plant, a numerical operation part 11 for outputting a boolean value that has determined the normality/abnormality of the process signals through arithmetic processing based on a program, and a control module 20 for outputting control signals associated with the safety protection operation of the plant by logically processing the boolean value on the basis of a logic circuit.
プラントの制御装置１０において、プラントから送信されるプロセス信号を入力する入力手段１３と、プログラムに基づく演算処理によって前記プロセス信号の正常／異常を判定したブール値を出力する数値演算部１１と、論理回路に基づき前記ブール値を論理処理し前記プラントの安全保護動作に係る制御信号を出力させる論理処理部２０と、を備える。 - 特許庁 - This bound model inspection method for a desired linear time logic tense property comprises a step of converting a property related to tense operators F(p), G(p), U(p, q), and X(p), for F as eventuality operator, G as globally operator, U as until operator, and X as next-time operator into a property inspection schema comprising Boolean satisfiability test.
任意線形時間論理時相特性の有界モデル検査方法であって、Ｆはｅｖｅｎｔｕａｌｉｔｙ演算子、Ｇはｇｌｏｂａｌｌｙ演算子、Ｕはｕｎｔｉｌ演算子、Ｘはｎｅｘｔ−ｔｉｍｅ演算子を表す時相演算子Ｆ（ｐ）、Ｇ（ｐ）、Ｕ（ｐ， ｑ）、Ｘ（ｐ）に関連付けられた特性を、ブーリアン充足可能性検査から成る特性検査スキーマに変換するステップから成る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
