「buffer cache」を含む例文一覧(198)

1 2 3 4 次へ＞
  • BUFFER CACHE MANAGEMENT METHOD, BUFFER CACHE MANAGEMENT DEVICE AND PROGRAM
    バッファキャッシュ管理方法、バッファキャッシュ管理装置及びプログラム - 特許庁
  • METHOD FOR MANAGING BUFFER CACHE OF COMPUTER
    コンピュ—タのバッファキャッシュ管理方法 - 特許庁
  • A cache latching block having a cache function is incorporated in the page buffer.
    キャッシュ機能をするキャッシュラッチブロックを内蔵する。 - 特許庁
  • CACHE BUFFER CONTROL METHOD AND CONTROLLER
    キャッシュ・バッファ制御方法及び制御装置 - 特許庁
  • DATA MANAGEMENT SYSTEM AND METHOD FOR CACHE BUFFER
    キャッシュバッファ用データ管理システムおよび方法 - 特許庁
  • A movable buffer is mounted in a cache storage.
    キャッシュストレージ内に可動バッファを実装する。 - 特許庁
  • METHOD FOR REDIVIDING BUFFER CACHE OF COMPUTER SYSTEM AND COMPUTER SYSTEM WITH BUFFER CACHE REDIVIDING FUNCTION
    計算機システムのバッファキャッシュ再分割方法及びバッファキャッシュ再分割機能付き計算機システム - 特許庁
  • invalidates the buffer cache for the given drive.
    与えられたドライブのバッファキャッシュを無効にする。 - JM
  • The cache buffer may be allocated as a non-cache part and put back into a cache by canceling the allocation later.
    キャッシュバッファを非キャッシュとして割付け、後に割付け解除してキャッシュに戻してもよい。 - 特許庁
  • CACHE BUFFER MANAGING DEVICE, AND METHOD AND PROGRAM THEREFOR
    キャッシュバッファ管理装置、その方法及びプログラム - 特許庁
  • METHOD AND DEVICE FOR BUFFER CACHE IN FILE SYSTEM
    ファイルシステムにおけるバッファキャッシュ方法および装置 - 特許庁
  • A cache tag buffer 270 for storing a part of the cache tag memory 26 is prepared.
    キャッシュタグメモリ２６０の一部を格納するキャッシュタグバッファ２７０を用意する。 - 特許庁
  • DEVICE, METHOD, AND PROGRAM FOR BUFFER CACHE
    バッファキャッシュ装置及びバッファキャッシュ方法及びプログラム - 特許庁
  • To provide a cache buffer managing device capable of managing a cache buffer without depending on individual file system.
    個々のファイルシステムに依存することなく、キャッシュバッファを管理することができるキャッシュバッファ管理装置を提供する。 - 特許庁
  • The tag controlled buffer also includes a tag cache in communication with the prefetch buffer.
    タグ制御されたバッファは、プリフェッチ・バッファとコミュニケーションを行うタグ・キャッシュも含む。 - 特許庁
  • Entry of a buffer table is provided by every cache line.
    バッファ・テーブルのエントリは、各キャッシュ・ラインごとに提供される。 - 特許庁
  • When the encoding to a CACHE command is possible, the CACHE command and data indicating a position of a cache buffer that a cache hits are outputted (S31).
    ＣＡＣＨＥコマンドに符号化できる場合、ＣＡＣＨＥコマンドとそれに後続する、キャッシュがヒットしたキャッシュバッファの位置を示すデータを出力する（Ｓ３１）。 - 特許庁
  • To provide a buffer cache device which makes the size of a buffer cache variable length and accelerates access even in various file access sizes.
    バッファキャッシュのサイズを可変長にし、様々なファイルアクセスサイズにおいてもアクセスを高速化できるバッファキャッシュ装置を提供する。 - 特許庁
  • To prevent a DMA from being queued when a cache miss occurs in an IO TLB (I/O translation look aside buffer).
    ＩＯ ＴＬＢ（I/O Translation Look aside Buffer）でキャッシュミスした場合にＤＭＡが待たされることを防止する。 - 特許庁
  • The user's equipment can cache the forward stream in a forward buffer.
    ユーザ機器は、順方向バッファに順方向ストリームをキャッシュしてよい。 - 特許庁
  • A memory cell of a cache buffer is logically divided into many pages.
    キャッシュ・バッファのメモリセルが論理的に多数のページに分割される。 - 特許庁
  • A single IC is employed for the processor, the common share buffer memory and the cache.
    プロセッサ、共有バッファメモリ及びキャッシュは単一のＩＣである。 - 特許庁
  • These days ram disks use the buffer cache, and grow dynamically.
    )現在は RAM ディスクはバッファキャッシュを使用しており、動的に成長する。 - JM
  • When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.
    キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁
  • When the cache hit is performed, the second processor (16) transfers data to a buffer memory (17) from a cache memory 130.
    キャッシュヒットしていれば、第二のプロセッサ（１６）は、キャッシュメモリ（１３０）からバッファメモリ（１７）にデータを転送する。 - 特許庁
  • Because intra cache data movement is not necessary by movable pointers for a reload buffer, a victim buffer and an integrated write-back buffer, cache miss is efficiently handled.
    リロードバッファ、ビクティムバッファ、集積されたライトバックバッファのための可動ポインタによって、キャッシュ内部におけるデータの移動を必要としないため、キャッシュミスを効率良く対応することができる。 - 特許庁
  • The core processor logic loads the first new instruction from the patch table into the patch buffer, stores the first replacement cache line from the patch buffer into the lockable cache, and locks the first replacement cache line into the lockable cache.
    該コアプロセッサ論理は、第一新命令を該パッチテーブルから該パッチバッファ内にロードし、該第一置換キャッシュラインを該パッチバッファから該ロック可能なキャッシュ内に格納し、且つ該第一置換キャッシュラインを該ロック可能なキャッシュ内にロックさせる。 - 特許庁
  • An apparatus and a method for controlling cache of hard disk devices recognize the data to be retrieved from a non-volatile memory medium 5 by taking into consideration of cache data stored in a cache buffer 2 in the past.
    キャッシュ・バッファ２に以前から記憶されているキャッシュ・データを考慮し、不揮発性の記憶媒体５から検索すべきデータが識別される。 - 特許庁
  • That is, when storing the buffer data in the data storing part 25, a cache device 2 deletes the cache data and stores the buffer data when storage capacity of the cache device 2 exceeds a prescribed threshold value.
    つまり、キャッシュ装置２は、バッファデータをデータ記憶部２５に記録する場合において、キャッシュ装置２の記憶容量が所定の閾値を超えるとき、キャッシュデータを削除してバッファデータを記録する。 - 特許庁
  • When it becomes possible to store the packets in the file cache 300, the packets are transmitted to the file cache from the ring buffer at high speed.
    ファイルキャッシュ３００に格納できるようになったとき、リングバッファからファイルキャッシュにパケットを高速で転送できる。 - 特許庁
  • Access to the lines in the prefetch buffer is controlled by the tag cache.
    プリフェッチ・バッファ内のラインに対するアクセスはタグ・キャッシュによって制御される。 - 特許庁
  • An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.
    キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁
  • Furthermore, the cache buffer is duplexed, and a buffer control part duplicates the region of elements during use in the buffer in the active state to a buffer in an inactive state, and replaces the buffer in the active state with the buffer in the inactive state.
    更に、キュッシュバッファを２重化し、バッファ制御部が、活動状態のバッファにおいて使用中の要素の領域を非活動状態のバッファに複製した後、活動状態のバッファと非活動状態のバッファを入れ替える。 - 特許庁
  • CONTROLLER OF INSTRUCTION WORD CACHE AND INSTRUCTION WORD CONVERSION REFERENCE BUFFER, AND CONTROL METHOD THEREOF
    命令語キャッシュと命令語変換参照バッファの制御器、及びその制御方法 - 特許庁
  • /proc/sys/vm This directory contains files for memory management tuning, buffer and cache management.
    /proc/sys/vmこのディレクトリにはメモリ管理の調整、バッファやキャッシュ管理のためのファイルがある。 - JM
  • Reply data are not directly registered in a cache 1 but registered in a saving buffer 2 first, and after all the reply data are registered, the data are registered in the cache 1.
    リプライデータをキャッシュ１へ直接登録せずに待避バッファ２にまず登録し、すべて登録した後にキャッシュ１へ登録する。 - 特許庁
  • With this variable turned off (to 0), the buffer cache will only cache a fixed number of directories even if you have a huge amount of memory.
    しかしデフォルトモードで動作している時は、 大量のメモリを搭載していてもバッファキャッシュは固定数のディレクトリしかキャッシュしません。 - FreeBSD
  • Based on this identification, performance of the load may be efficiently directed to a load value buffer, store buffer, data cache, or elsewhere.
    この特定結果に基づき、ロードの実行をロード値バッファ、ストアバッファ、データキャッシュ等に指示することによって高効率化を図る。 - 特許庁
  • To effectively utilize a cache buffer as a limited resource by preventing data that has been stored in the cache buffer from being expelled by data having low reusability.
    再利用性の低いデータによってそれまでキャッシュバッファに入っていたデータが追い出されることを防ぎ、限られた資源であるキャッシュバッファを有効に活用することを目的とする。 - 特許庁
  • Thereafter, the duplication of the data stored in the FIFO buffer 102a is stored in the cache 101b.
    その後、ＦＩＦＯバッファ１０２ａに格納されたデータの複製をキャッシュ１０１ｂに格納する。 - 特許庁
  • The memory address buffer element may be accessed in order to reduce power consumption in accessing a cache memory.
    メモリアドレスバッファ要素はキャッシュメモリにアクセスする際の電力消費を減らすためにアクセスされる。 - 特許庁
  • Upon receiving the write request, the slave controller alters the attributes of the buffer memory for storing the write data, from the buffer memory to the cache memory.
    スレーブコントローラは該ライト要求を受信すると、ライトデータを保存するバッファメモリの属性をバッファメモリからキャッシュメモリに変更する。 - 特許庁
  • A retrieval part 20 of a cache server 18 retrieves the cache of the contents required from a contents receiver 14 from an LRU buffer 22, takes out the hit cache data from a contents cache storage part 28, and transmits the data to the contents receiver 14.
    キャッシュサーバ１８の検索部２０はコンテンツレシーバ１４から要求されたコンテンツのキャッシュをＬＲＵバッファ２２から検索し、ヒットしたキャッシュデータをコンテンツキャッシュ記憶部２８から取りだしてコンテンツレシーバ１４へ送信する。 - 特許庁
  • The printer incorporates a receiving buffer 2, an image memory 3, an auxiliary image memory 4, a receiving buffer cache area 23, and the like, and when interruption printing is designated, print data stored in the receiving buffer 2 is cached in the receiving buffer cache area 23 and then interruption printing is executed.
    プリンタ装置は内部に受信バッファ２、画像メモリ３、補助記憶画像メモリ４、受信バッファ待避エリア２３等を有し、割り込み印刷の指示がある場合、例えば受信バッファ２に格納した印刷データを受信バッファ待避エリア２３に待避させ、割り込み印刷処理を実行する。 - 特許庁
  • Data on a write cache CW are transferred to a buffer for recording BW and, at the same time, data on a medium M are transferred to a buffer for reproduction BR, and then data on the buffer for recording BW are transferred to the medium M and, at the same time, data on the buffer for reproduction BR are transferred to a read cache CR.
    ライトキャッシュＣ_W 上のデータを記録用バッファＢ_W に転送すると同時にメディアＭ上のデータを再生用バッファＢ_R に転送した後、記録用バッファＢ_W 上のデータをメディアＭに転送すると同時に再生用バッファＢ_R 上のデータをリードキャッシュＣ_R に転送する。 - 特許庁
  • A cache transfer-control section 7 confirms execution of the instruction output from the pre-fetch buffer 2 to the CPU core 6, and thereafter stores the instruction from the pre-fetch buffer 2 to the instruction cache 3.
    キャッシュ転送制御部７はこのプリフェッチバッファ２からＣＰＵコア６へ出力された命令の実行を確認した後、その命令をプリフェッチバッファ２から命令キャッシュ３に格納させる。 - 特許庁
  • To suppress the reduction in the use efficiency of a storage cache in a computer system in which both a storage cache division technology and a DB buffer technology are adopted.
    ストレージキャッシュ分割技術とＤＢバッファ技術の両方が採用されたコンピュータシステムにおいてストレージキャッシュの利用効率の低下を抑える。 - 特許庁
  • When turned on (to 1), this sysctl allows the buffer cache to use the VM Page Cache to cache the directories, making all the memory available for caching directories.
    この sysctlをオンにすると、バッファキャッシュが VM ページキャッシュを、ディレクトリをキャッシュするために使うことを可能にします。 これによる利点は、全てのメモリがディレクトリをキャッシュするのに使えるようになるということです。 - FreeBSD
  • Data read from an optical disk 10 and prefetched cache data are temporarily stored in a buffer memory 38.
    光ディスク１０から読み出したデータ及び先読みしたキャッシュデータをバッファメモリ３８に一時保存する。 - 特許庁
  • To provide improved cache buffer control for a storage device having a nonvolatile memory medium.
    不揮発性メモリ媒体を有する記憶装置に対して改善されたキャッシュ・バッファ制御を提供する。 - 特許庁
1 2 3 4 次へ＞

例文データの著作権について