「buffer control」を含む例文一覧(2626)
＜前へ 1 2 .... 11 12 13 14 15 16 17 18 19 .... 52 53 次へ＞- When the buffer control unit 14 receives a flash request, the interface unit 13 can receive a next request.
インターフェース部１３は、バッファ制御部１４がフラッシュ要求を受け付けた場合、次の要求を受け付け可能である。 - 特許庁 - Then, control of displaying the contents of the total prize ball number storage buffer at the non-putout prize ball number display device 100 is executed.
そして、総賞球数格納バッファの内容を未払出賞球数表示器１００に表示する制御を行う。 - 特許庁 - A picture selected from the buffer 104 by the control unit 102 is the one taken a constant period before the time when the instruction of recording occurs.
制御部102がバッファ104から選び出す画像は、記録指示が発生した時刻より一定時間前のものである。 - 特許庁 - To provide a high-speed and small-noise output buffer which is provided with many control functions equivalent to specifications of a GTL+ signal.
ＧＴＬ＋信号の仕様と同等な多数の制御機能を備えた、高速、低ノイズ出力バッファを提供する。 - 特許庁 - To replace a page memory by a line buffer of a small memory capacity such as FIFO without degrading performance of a printer control device.
プリンタ制御装置の性能を落とすことなく上記頁メモリをFIFO等の小メモリ容量のラインバッファに置き換える - 特許庁 - The parameter value held in the buffer 24 is transferred to the tempo value setting part 22 by operating a remote control cancellation switch 13.
リモコンキャンセルスイッチ１３を操作することにより、バッファ２４に保持されたパラメータ値がテンポ値設定部２２に転送される。 - 特許庁 - This mechanism comprises a data reception means, a memory, a memory control means, a data buffer means, a data print means, and an image data output means.
データ受信手段、メモリ、メモリ制御手段、データバッファ手段、データプリント手段、画像データ送出手段、から成る。 - 特許庁 - Then the feed cycle control part 13 indicates feed cycles of works to the process device 40 and upstream buffer 30.
そして、投入サイクル制御部１３によりプロセス装置４０と上流バッファ３０にワークの投入サイクルを指示する。 - 特許庁 - Then, the control section 30 deletes the working buffer that is now not necessary after the synthesis to ensure a free memory space.
そして、制御部３０は、合成して必要の無くなった作業バッファを削除し、空き記憶領域を確保する。 - 特許庁 - The cash memory device 1A is provided with a previous miss detection circuit 23, a replacement control circuit 24, and a pre-fetch buffer 25.
キャッシュメモリ装置１Ａにおいて、先行ミス検出回路２３と置換制御回路２４とプリフェッチバッファ２５を設ける。 - 特許庁 - Then, control is carried out for displaying the contents of the total winning ball number storage buffer in the residual winning ball number displaying apparatus 100.
そして、総賞球数格納バッファの内容を未払出賞球数表示器１００に表示する制御を行う。 - 特許庁 - To effectively utilize the capacity of a transmission buffer by conducting proper coding control, even when the state of a communication channel fluctuates.
通信路状態が変動する場合にも符号化制御を適正にして送信バッファの容量の有効利用を図る。 - 特許庁 - A hardness control material is film formed on a lower electrode 84 and a binding force buffer layer 86 is formed (Fig. 4(c)).
下部電極８４上には、硬度制御材料が成膜され、拘束力緩衝層８６が形成される（図４（ｃ））。 - 特許庁 - An access controller 7 takes out an unprocessed access command in the pipeline buffer 4, and makes access to a RAM control circuit 9.
アクセスコントローラ７はパイプラインバッファ４内の未処理のアクセス命令を取り出して、ＲＡＭ制御回路9にアクセスする。 - 特許庁 - The presentation control data transmission section 126 can be constituted of a transmission register 124 and a transmission buffer 125, for example.
演出制御データ送信部１２６は、例えば送信レジスタ１２４及び送信バッファ１２５で構成することができる。 - 特許庁 - For instance, the capacitor C2 of the T structure is realized by using a voltage control buffer 402 and a varactor diode 404.
例えば、Ｔ構造のキャパシタＣ_2は、電圧制御バッファ４０２およびバラクタダイオード４０４を用いて実現される。 - 特許庁 - Compression video data is written in a hard disc (HDD) (20) via a buffer (16) and a disc access control part (18).
圧縮映像データはバッファ（１６）及びディスクアクセス制御部（１８）を介してハードディスク（ＨＤＤ）（２０）に書き込まれる。 - 特許庁 - A system control section refers to a buffer memory management table and determines a value of a BUFF1_NUM to be a fixed or variable value depending on a setting photographing mode.
バッファメモリ管理テーブルを参照し、設定された撮影モードからBUFF1_NUMの値が固定的または可変値として定まる。 - 特許庁 - The buffer memory control unit 1 stores data from the first device 18 in the first buffer memory region 41, swaps address information corresponding to the first buffer memory region 41 and address information corresponding to the second buffer memory region 42, and transfers data stored in the first buffer memory region 41 to the second device 19 on the basis of the address information corresponding to the first buffer memory region 41 after the swapping.
バッファメモリ制御部１は、第１の機器１８からのデータを第１のバッファメモリ領域４１に格納し、第１のバッファメモリ領域４１に対応するアドレス情報と第２のバッファメモリ領域４２に対応するアドレス情報を入れ替え、当該入れ替えた後の第１のバッファメモリ領域４１に対応するアドレス情報に基づき第１のバッファメモリ領域４１に格納されているデータを第２の機器１９に転送する。 - 特許庁 - An output code quantity control circuit 150 confirms a voice data storage quantity stored in a voice coded data storage buffer 111, an image data storage quantity stored in an image coded data storage buffer 121, and a control data storage quantity stored in a control data storage buffer 131 to decide how to control the image coded data outputted from an image coding circuit 120.
出力符号量制御回路１５０は、音声符号化データ格納バッファ１１１に蓄積されている音声データ蓄積量と、画像符号化データ格納バッファ１２１に蓄積されている画像データ蓄積量と、制御データ格納バッファ１３１に蓄積されている制御データ蓄積量とを確認し、画像符号化回路１２０から出力する画像符号化データ量の制御方法を決定する。 - 特許庁 - The buffer quantity reduction type time slot assignment control function 141 uses Queue length information of the buffer 801 informed from the Queue length notice function 802 to assign a time slot so as to make the Queue length of the buffer 801 among the terminal side devices 800-830 constant to the utmost and the result is informed of an output control circuit 803 to control a cell output from the buffer 801.
所要バッファ量削減型タイムスロット割当制御機能１４１はＱｕｅｕｅ長通知機能８０２から通知されるバッファ８０１のＱｕｅｕｅ長情報を用いて、端末側装置８００〜８３０のバッファ８０１のＱｕｅｕｅ長が各端末側装置８００〜８３０間で極力一定となるようにタイムスロットを割り当て、その結果をバッファ８０１からのセル出力を制御する出力制御回路８０３に通知する。 - 特許庁 - A disk drive control part 5b controls the disk device 28 to perform recording and reproducing the video data therein by time-sharing, and also controls timing for reading the video data from the buffer memory 23 as an input buffer means and an output buffer means.
ディスクドライブ制御部５ｂは、上記ディスク装置２８における上記映像データの記録と、再生とを時分割に行わせると共に、入力バッファ手段及び出力バッファ手段としてのバッファメモリ２３からの上記映像データの読み出しタイミングを制御する。 - 特許庁 - Further, the sheet processing device control part accumulatingly measuring a conveying interval time of the sheets conveyed to the buffer unit during processing action of the buffer unit and after the accumulation time cumulatively measured exceeds a processing time of the stapler unit, the buffer action is finished.
シート処理装置制御部は、バッファユニットの処理動作中に、バッファユニットに搬送されてくるシートの搬送間隔時間を累積計測し、この累積計測した累積時間が、ステイプラユニットの処理時間を越えた後、バッファ動作を終了させるようになっている。 - 特許庁 - A server device (1) has: a receiving means (10) receiving data; a buffer (13); a control means (12) storing data received by the receiving means (10) in the buffer (13); and a transfer means (14) transferring data stored in the buffer (13) to a client terminal (2) through a network (NW).
サーバ装置（1）は、データを受信する受信手段（10）と、バッファ（13）と、受信手段（10）で受信したデータをバッファ（13）に格納する制御手段（12）と、バッファ（13）に格納されたデータを、ネットワーク（NW）を介してクライアント端末（2）に転送する転送手段（14）と、を有して構成する。 - 特許庁 - The data processing macro has a data processing part for processing data, the buffer with data input and output ports for temporarily storing and burst-transferring the data processed by the data processing part, and a buffer control part for causing the buffer to burst-transfer the stored data.
該データ処理マクロは、データを処理するデータ処理部と、データ処理部が処理したデータを一時的に蓄積してバースト転送する、データの入力ポートと出力ポートとを有するバッファと、バッファに、蓄積されたデータをバースト転送させるバッファ制御部と、を有する。 - 特許庁 - In receiving the data from the RF part 20, in the case that the same data as the received data are present in a buffer memory 23, a control part 22a integrates the two pieces of the data, and in the case that the same data are not present in the buffer memory 23, it stores the received data in the buffer memory 23.
制御部２２ａは、ＲＦ部２０からデータを受信したとき、受信データと同一のデータがバッファメモリ２３に存在する場合、この２つのデータを統合し、同一のデータがバッファメモリ２３に存在しない場合、受信データをバッファメモリ２３に格納する。 - 特許庁 - A finisher control part 211 reduces speed for conveying sheet of a pair of inlet rollers 137 when a pair of swinging rollers 127 transfer a buffer sheet from the buffer unit 140 onto the handling tray 129 more than speed for conveying sheet when the pair of swinging rollers receive the buffer sheet.
フィニッシャ制御部２１１は、揺動ローラ対１２７がバッファシートをバッファユニット１４０から処理トレイ１２９に移送しているときの入口ローラ対１３７のシート搬送速度を、揺動ローラ対がバッファシートを受け入れているときのシート搬送速度よりも遅くする。 - 特許庁 - To provide a mobile wireless communication terminal device and a memory managing method that can realize a MAC-hs buffer and an RLC buffer with physically one memory when packet data in MAC-hs PDU units are stored in the MAC-hs buffer and suppress an increase in memory capacity without using any complicated memory control method.
ＭＡＣ−ｈｓ ＰＤＵ単位のパケットデータをＭＡＣ−ｈｓバッファに格納する際に、ＭＡＣ−ｈｓバッファとＲＬＣバッファとを物理的に１つのメモリで実現でき、かつ複雑なメモリ制御方法を用いることなくメモリ量の増加も抑制する。 - 特許庁 - The command list control circuit 108 perform control to perform processing for storing the object data in the section buffer 103 and comparison processing by the comparator 105 in parallel with processing in the control circuit 102.
コマンドリスト制御回路１０８は、制御回路１０２における処理と並行して、対象データをセクションバッファ１０３に格納する処理及び比較器１０５による比較処理を行うよう制御する。 - 特許庁 - To suppress the increase of the device scale and processing scale required for performing ATM cell buffer control for communication qualities of various kinds of service classes, by simplifying the constitution of the control by executing the control without increasing the number of ATM cell buffers.
ＡＴＭセルバッファ数が増加せずに、多種の異なるサービスクラスの通信品質のＡＴＭセルバッファ制御を実行し、その構成の簡素化によって装置規模及び処理規模の増大化を抑える。 - 特許庁 - Based on a strobe signal, the control signal generation circuit generates the first and second control signals and a third control signal that brings outputs of the first and second buffer circuits into high impedance state.
制御信号生成回路は、第１および第２の制御信号と、第１および第２バッファ回路の出力をハイインピーダンス状態にする第３の制御信号とをストローブ信号に基づいて生成する。 - 特許庁 - The transfer arbiter performs time-shared control of transfers of writing and reading to or from the buffer memory responding to the transfer requests from the first data transfer control section and the second data transfer control section.
転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁 - This device has a reception part 10 for receiving a sub frame, circular buffer 20, fixed pattern detecting part 30, data processing part 40 and control part 50 for performing operation control and the circular buffer 20 and data processing part 40 are connected through signal lines 41 and 42.
サブフレームを受信する受信部１０と、サーキュラバッファ２０と、固定パターン検出部３０と、データ処理部４０と、動作制御を行なう制御部５０とを有し、サーキュラバッファ２０とデータ処理部４０とは信号線４１、４２で接続されている。 - 特許庁 - A control packet generating section 13 generates control information for controlling hold time of the error-correction buffer sections 23-1, 23-2 on the basis of the time required for the error-correction coding buffer section 12 to accumulate data packets for a predetermined capacity.
このとき、制御パケット生成部１３は、誤り訂正符号化バッファ部１２がデータパケットを所定容量分蓄積するのにかかる時間に基づいて、誤り訂正バッファ部２３−１，２３−２の保持時間を制御するための制御情報を生成する。 - 特許庁 - Accordingly, when there is a command desired to be given priority over the other commands and transmitted to a sub control board, by storing it in the power restoration command buffer, the command is given priority over the other commands stored in the command buffer and transmitted to the sub control board.
よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁 - Thin-film transistors are used for a clock generation part 16, a command decoder 17, a mode resistor 18, a control part 20, a row address buffer and refresh circuit 21, a column address buffer and the burst counter 22, a data control circuit 23, a latch circuit 24, a DLL 25, and a column decoder 31.
クロック発生部１６、コマンドデコーダ１７、モードレジスタ１８、制御部２０、ロウアドレスバッファ＆リフレッシュ回路２１、カラムアドレスバッファ＆バーストカウンタ２２、データ制御回路２３、ラッチ回路２４、ＤＬＬ２５、カラムデコーダ３１は、薄膜のトランジスタを用いる。 - 特許庁 - Consequently, when there is a command to be sent to a subsidiary control board prior to other commands, by storing the command in the power restoration command buffer, the command can be sent to the subsidiary control board prior to other commands to be stored in the command buffer.
よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁 - In a liquid crystal display element 10, a buffer amplifier 11 is connected between control signal wiring S+ and the gate of a switching transistor Tr5 and a buffer amplifier 12 is connected between control signal wiring S- and the gate of a switching transistor Tr6.
液晶表示素子１０は、バッファアンプ１１が制御信号用配線Ｓ+とスイッチングトランジスタＴｒ５のゲートとの間に接続され、バッファアンプ１２が制御信号用配線Ｓ-とスイッチングトランジスタＴｒ６のゲートとの間に接続されている。 - 特許庁 - To provide a time slot assignment control method that can reduce a required buffer quantity of a buffer of each terminal side device in the case of dynamic time slot assignment control and to provide a one to multi medium common share type communication system to realize this method.
本発明は、動的なタイムスロット割当制御の際に各端末側装置のバッファの所要バッファ量を削減できるタイムスロット割当制御方法及びこれを実現するための一対多媒体共有型通信システムを提供することである。 - 特許庁 - Accordingly, when there is the command desired to be transmitted in preference to the other commands to a sub control board, the command is stored in the power restoration command buffer, so that the command can be transmitted to the sub control board in preference to the other commands stored in the command buffer.
よって、サブ制御基板へ他のコマンドに優先して送信したいコマンドがあれば、これを復電コマンドバッファへ記憶することにより、該コマンドをコマンドバッファに記憶される他のコマンドに優先してサブ制御基板へ送信することができる。 - 特許庁 - The control method comprises: a print data development step (S4) of supplying print data to a printing medium processor from a host computer and developing the print data in a buffer as image data; and a printing control step (S10) of acquiring the image data by accessing the buffer after starting the printing.
ホストコンピュータから印刷媒体処理装置内に印字データを供給し、バッファにイメージデータとして展開しておく印字データ展開工程（S４）と、印刷開始後に、バッファにアクセスしてイメージデータを取得する印刷制御工程（S１０）とを有する。 - 特許庁 - The pH value of the water in the water circulation system 3 is detected by the pH detector 21 and, based on the detected value, the buffer solution supply to the pit 5 by the buffer solution supply system 43 is controlled by the pH control unit 23 and the pump control unit 51.
水循環系３内の水のｐＨ値をｐＨ検出器２１により検出しその検出値に基づいて、ｐＨ制御ユニット２３とポンプ制御ユニット５１を介して、ピット５への液供給系４３からの緩衝液の供給を制御する。 - 特許庁 - In the game machine 1 comprising a main control board 200 for executing a control program relating to the general control of a game and the sub control board 300 for executing a control program relating to image display control, a buffer means (buffering mechanism 500) for temporarily preserving data transmitted from the main control board 200 is interposed between the main control board 200 and the sub control board 300.
遊技の統括的な制御に係る制御プログラムを実行する主制御基板２００と、画像表示制御に係る制御プログラムを実行する副制御基板３００と、を有する遊技機１において、主制御基板２００と副制御基板３００の間に、主制御基板２００から送信されるデータを一時的に保存するバッファ手段（バッファリング機構５００）が介在する。 - 特許庁 - When the Status indicates a normal state, on the other hand, the rate control unit 16 checks a maximum value MaxLeft of an amount (a buffer use rate) of codes stored in a buffer of a smoothing unit 17 and corrects the Uniformity according to the value.
また、Statusが定常状態の場合、レート制御部16は、そのピクチャの符号化中に、平滑化部17のバッファに蓄積された符号量（バッファ使用率）の最大値MaxLeftを調べ、その値に応じてUniformityを補正する。 - 特許庁 - A control section 18 causes a storing section 115 to store a count value when the read video data reach a video buffer 17 and a count value when the read audio data reach an audio buffer 112.
制御部１８は、読み出された映像データが映像バッファ１７へ到達する際のカウント値と、読み出された音声データが音声バッファ１１２へ到達する際のカウント値とを保持部１１５に保持する。 - 特許庁 - A change of buffer time caused by natural variation of instant encoding bit rate is prevented from being mistaken from a change of buffer time caused by conflicts in the network by taking leaky bucket in a control loop.
また、制御ループにリーキーバケツを取り入れて、瞬時符号化ビットレートの自然な変動に起因するバッファ時間の変化が、ネットワークの輻輳に起因するバッファ時間の変化と間違えられないようにする。 - 特許庁 - To provide a ring buffer circuit for correctly detecting whether data are full or empty regardless of whether reading and writing are synchronized or not synchronized and the control circuit of the ring buffer circuit.
読み出しと書き込みが同期しているか、非同期であるかに係わりなく、データが満杯であるか空であるかを正しく検出できるリングバッファ回路及びリングバッファ回路の制御回路を提供する。 - 特許庁 - A buffering control part 3 reads from the sprite memory 1 image data which has the possibility of being used in bilinear filter processing and is not stored in the buffer 2 for drawing and stores the image data in the buffer 2 for drawing.
バッファリング制御部３は、バイリニアフィルタ処理に使用される可能性があり、かつ、描画用バッファ部２に格納されていない画像データをスプライトメモリ１から読み出し、描画用バッファ部２に格納する。 - 特許庁 - The fuel cell equipped with a fuel cell stack, a buffer, and an actuator contains a control circuit part controlling the operation of the actuator based on the value of specific physical quantity of the buffer.
燃料電池スタックと、バッファと、アクチュエータとを備える燃料電池において、バッファの特定物理量の値によって、アクチュエータの動作を制御する制御回路部を備える燃料電池が提供される。 - 特許庁 - The reception buffer clock control part 37 on the clock master side generates a fixed clock from a variable clock part 32 and clears the reception buffer part 30 upon reception of the instruction from the start up completion notification detection part 39.
クロックマスタ側の受信バッファ・クロック制御部３７は、可変クロック部３２から固定クロックを発生させ、スタートアップ完了通知検出部３９から指示を受けると、受信バッファ部３０をクリアする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
