「buffer device」を含む例文一覧(3014)
＜前へ 1 2 .... 51 52 53 54 55 56 57 58 59 60 61- To provide a data multiplexing method and data multiplexing device capable of conducting input, multiplexing processing, and output processing by a transmission rate in accordance with a transmission path standard for any digital data using only one storage means in order to improve the data transfer efficiency without using an output buffer on the occasion of multiplexing processing for inputted packet rows of a plurality of channels to generate and output multiplex packet columns.
入力された複数チャンネルのパケット列を多重化処理して多重パケット列を生成し出力する際に、出力バッファを使用せず、１つの記憶手段のみで任意のディジタルデータの入力と多重化処理と伝送路の規格に準拠した伝送レートでの出力処理ができ、データ転送効率を向上することができるデータ多重化方法及びデータ多重化装置を提供することを目的とする。 - 特許庁 - A communication terminal device includes a means for receiving quality deterioration information for reporting a predetermined quality deterioration state detected by monitoring a packet relating to a speech from a communication control apparatus which detects the predetermined quality deterioration state and a management means for performing setting for initially expanding the size of a reception buffer for a voice packet when the quality deterioration information is received.
本通信端末装置は、通話に係るパケットを監視することによって検出された所定の品質劣化状態を通知するための品質劣化情報を、上記所定の品質劣化状態を検出した通信制御装置から受信する手段と、品質劣化情報を受信した場合、音声パケットのための受信バッファのサイズを初期的に拡大させるための設定を行う管理手段とを有する。 - 特許庁 - In a display device including a pixel portion and a driver circuit on one insulator, the driver circuit comprises a decoder 100 including plural NAND circuits including p-channel TFTs 104-106 connected in parallel and p-channel TFTs 107-109 connected in series, and a buffer portion 101 including plural buffers including three p-channel TFTs 114-116.
同一の絶縁体上に画素部および駆動回路を含む表示装置において、駆動回路は、並列に接続されたｐチャネル型ＴＦＴ１０４〜１０６および直列に接続されたｐチャネル型ＴＦＴ１０７〜１０９を含む複数のＮＡＮＤ回路を有したデコーダ１００と、三つのｐチャネル型ＴＦＴ１１４〜１１６を含む複数のバッファを有したバッファ部１０１とを含むことを特徴とする。 - 特許庁 - The semiconductor device comprises: a plurality of output wirings 10 for supplying an output signal amplified by a plurality of output buffer circuits 8 to a plurality of corresponding terminals 3 for the output signal through a plurality of switch circuits 9; and a plurality of test wirings 12 for commonly and electrically connecting a plurality of terminals 3 for output signal arranged adjacently to each other through a plurality of switch circuits 11.
複数の出力バッファ回路８により増幅された出力信号を対応する複数の出力信号用端子３に複数のスイッチ回路９を介して供給するための複数の出力用配線１０と、互いに隣接して配置された複数の出力信号用端子３間の各々を複数のスイッチ回路１１を介して電気的に共通接続する複数のテスト用配線１２とを有している。 - 特許庁 - The mobile telephone device, etc., equipped with a display part 11 which includes a CCD 25 and an optical system 30 for photographing an object and a body case 10 which holds the display part 11 and camera unit 20 and specify an outline is provided with a buffer member 40 between a unit case 21 and the body case 10 to reduce the impact force.
情報を表示し得る表示部１１、被写体を撮影するためのＣＣＤ２５及び光学系３０を含むカメラユニット２０、表示部１１及びカメラユニット２０を保持しかつ輪郭を画定する本体ケース１０を備えた携帯電話機等において、本体ケース１０を通してカメラユニット２０へ加わる衝撃力を緩和するために、ユニットケース２１と本体ケース１０との間に緩衝部材４０を設けた。 - 特許庁 - The optical semiconductor device is equipped with a lead frame 4, an optical semiconductor element 3 mounted on the lead frame 4, an auxiliary frame 8 which is arranged along the lead frame 4 separating from the optical semiconductor element 3 by a prescribed clearance, a buffer resin 7 formed of translucent resin and provided for covering the outer surface of the optical semiconductor element 3, and a molding resin 11 formed of translucent resin.
この発明の光半導体装置は、リードフレーム４と、このリードフレーム４に搭載された光半導体素子３と、リードフレーム４に沿って、光半導体素子３に対して所定の隙間を有して配置された補助フレーム８と、光半導体素子３の外面を覆うよう設けられた透光性樹脂からなる緩衝樹脂部７と、透光性樹脂からなるモールド樹脂部１１とを備える。 - 特許庁 - In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.
本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁 - To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.
余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁 - The semiconductor device (HFET) includes: a first nitride semiconductor layer 13 formed on a SiC substrate 11 through a buffer layer 12; a second nitride semiconductor layer 14 formed on the first nitride semiconductor layer 13 to generate a two-dimensional electronic gas layer on the upper part of the first nitride semiconductor layer 13; and electrodes 16, 17 selectively formed on the second nitride semiconductor layer 14 and having ohmic properties.
半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。 - 特許庁 - If the downlink component carriers are not present in the activated carriers, the mobile station device sets the ACK in step S102, and then, determines that the uplink grant is not detected in step S103, determines that the ACK is set in the HARQ feedback in step S105, and does not transmit the PUSCH and retains the contents of an HARQ buffer corresponding to an HARQ process in step S107.
下りリンクコンポーネントキャリアがアクティベートされているキャリア中にない場合は、移動局装置は、ステップＳ１０２でＡＣＫをセットした後に、ステップＳ１０３において上りリンクグラントを検出しなかったと判定し、ステップＳ１０５においてＨＡＲＱフィードバックにＡＣＫがセットされていると判定し、ステップＳ１０７において、ＰＵＳＣＨの送信を行なわず、ＨＡＲＱプロセスに対応するＨＡＲＱバッファの内容を保持する。 - 特許庁 - When HDD firmware for update transferred, for example, from a host computer 13 is received by a host I/F 20 and stored in a buffer area of a program memory 25, a CPU 23 in the disk controller 11 specifies an HDD to be the object of firmware update according to update object disk device information attached to the firmware and stores the HDD firmware for update in a firmware storage area 26 of the HDD.
ディスク制御装置１１内のＣＰＵ２３は、例えばホスト計算機１３から転送された更新用のＨＤＤファームウェアがホストＩ／Ｆ２０で受信されて、プログラムメモリ２５のバッファ領域に格納されると、当該ファームウェアに付されている更新対象ディスク装置情報に従って、ファームウェア更新の対象となるＨＤＤを特定し、そのＨＤＤのファームウェア保存領域２６に更新用のＨＤＤファームウェアを保存する。 - 特許庁 - The page buffer of the nonvolatile memory device includes a first register having a first input part receiving an input of program data a second input part receiving an input of erased data, first and second charging elements are set respectively in the first and the second input part so that program data or erasing data are inputted to the first or the second input part gradually at the time of check board program.
本発明の不揮発性メモリ装置のページバッファは、プログラムデータの入力を受けた第１入力部と消去データの入力を受ける第２入力部を有する第１レジスタを含み、チェックボードプログラムの際にプログラムデータあるいは消去データがゆっくり前記第１または第２入力部に入力されるように、前記第１および第２入力部それぞれには第１および第２充電素子が設置されることを特徴とする。 - 特許庁 - Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.
ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁 - The error correcting device 15 is provided with a formatter block 151, demodulating data which is read from a recording medium, a buffer memory 13 storing demodulated data, a composite syndrome calculation block 153 determining the guarantee condition of demodulated data, a PRE-EDC block 154 and a demodulation error flag register 155, a syndrome calculation block 156 which conducts syndrome calculation on demodulated data and an error correction block 157 correcting the error of demodulated data.
記録媒体から読み出されたデータを復調するフォーマッタブロック１５１と、復調されたデータを格納するバッファメモリ１３と、前記復調されたデータの保証条件を判定する複合シンドローム計算ブロック１５３、ＰＲＥ−ＥＤＣブロック１５４および復調誤りフラグレジスタ１５５と、復調されたデータに対してシンドローム計算を行うシンドローム計算ブロック１５６と、復調されたデータに誤り訂正を行う誤り訂正ブロック１５７とを少なくとも備えた誤り訂正装置１５。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
