「buffer load」を含む例文一覧(298)
＜前へ 1 2 3 4 5 6 次へ＞- The buffer 10 is connected to a mutual connecting part 25 electrically, and the part 25 is connected to a load which is forming a terminator 30.
電流再循環バッファ１０は、相互接続部２５に電気的に結合されており、相互接続部２５は、終端抵抗３０を形成する負荷に電気的に結合されている。 - 特許庁 - The inverter circuit 302 is composed of an input inverter Tr1 using a high-resistance load R and an output buffer formed by connecting two transistors Tr2 and Tr3 in series.
高抵抗負荷Ｒを用いた入力インバータＴｒ１と、２つのトランジスタＴｒ２，Ｔｒ３を直列接続した出力バッファとによりインバータ回路３０２を構成する。 - 特許庁 - A PWM circuit 3 converts output data of a calculator 2 into a pulse width modulated signal, and outputs it to a load (speaker) 6 via a buffer amplifier 4 and a low-pass filter 5.
ＰＷＭ回路３は演算器２の出力データをパルス幅変調信号に変換し、バッファアンプ４、ローパスフィルタ５を介して、負荷（スピーカ）６へ出力する。 - 特許庁 - This switch 480 is turned on after completion of sufficient charging for the load capacity, thereby approximating an output voltage of the buffer amplifier 452 to an input voltage.
負荷容量に対し十分な充電が終了した後にこのスイッチ４８０をオンすることで、バッファアンプ４５２の出力電圧をを入力電圧に近づける。 - 特許庁 - To realize a data transfer method with resending control and flow control which lightens the load on a network and avoids the breakdown of the buffer of a reception-side terminal as much as possible.
ネットワークの負担を低減し、受信側端末のバッファの破綻を可能な限り回避するような、再送制御及びフロー制御を有するデータ転送方法を提供する。 - 特許庁 - A memory access processing part 3 starts the reading of vector data from a main storage device 7 to a load buffer 64 in decoding a vector loading instruction read from the main storage device 7.
メモリアクセス処理部３は、主記憶装置７から読み出されたベクトルロード命令の解読時に主記憶装置７からロードバッファ６４へのベクトルデータの読み出しを起動する。 - 特許庁 - A logic circuit includes a TLB architecture 646 for processing a storage operation in parallel with a small and high speed integral load transformation look aside buffer(TLB) architecture 610.
論理回路は小さく高速な整数ロード変換ルックアサイドバッファ（ＴＬＢ）アーキテクチャ（６１０）と並列に、記憶動作を処理するＴＬＢアーキテクチャ（６４６）を含む。 - 特許庁 - To check the contents of a received stream to prevent large load, to make the buffer size suitable, and to stabilize resistance properties to fault of a network.
受信したストリームの内容を大きな負荷がないようにチェックし、バッファのサイズを適度なものにするとともに、ネットワークの不具合への耐性を安定化することを目的とする。 - 特許庁 - To provide an emitter follower circuit 11 that acts like a buffer for impedance conversion or the like and can stably compensate a base current Ib of a transistor(TR) Q1 supplied to a load.
インピーダンス変換のバッファなどとして用いられるエミッタフォロワ回路１１において、負荷側へ流れるトランジスタＱ１のベース電流Ｉｂの補償を安定して行う。 - 特許庁 - To obtain a tri-state buffer circuit whose operating speed is increased by decreasing the load when viewed from a signal input node while minimizing the signal delay.
信号の遅延を最小限に抑制しながら、信号入力ノードからみた負荷の低減により動作速度の高速化を図ったトライステートバッファ回路を提供する。 - 特許庁 - The signal drive circuit comprises: a digital/analog converter (DAC) producing a primary analog voltage based on digital data; and an output circuit that selectively outputs a secondary analog voltage to a load by an analog buffer based on the primary analog voltage, or selectively outputs the primary analog voltage to a load without passing through the analog buffer.
信号駆動回路は、デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）と、第一アナログ電圧に基づいてアナログバッファによって第二アナログ電圧をロードに選択的に出力、またはアナログバッファを通過することなしに第一アナログ電圧をロードに選択的に出力する出力回路とを含む。 - 特許庁 - The signal driving circuit includes the digital-to-analog converter (DAC) which generates the first analog voltage based on the digital data, and the output circuit which selectively outputs the second analog voltage to a load by the analog buffer based on the first analog voltage or selectively outputs the first analog voltage to the load without passing through the analog buffer.
デジタルデータに基づいて第一アナログ電圧を発生するデジタル／アナログコンバータ（ＤＡＣ）、前記第一アナログ電圧に基づいて、アナログバッファによって第二アナログ電圧をロードに選択的に出力、または前記アナログバッファを通過することなしに、前記第一アナログ電圧を前記ロードに選択的に出力する出力回路を含む信号駆動回路。 - 特許庁 - Since the holding means 11 has elasticity, the means 11 can buffer the load caused by the object contact, and since the portion which is not supported by the support means 12 in the holding means 11 is easily deformable by load application caused by the object contact, the load caused by the object contact can be buffered furthermore.
また、保持手段１１は弾性があるので、物体の接触による荷重を緩衝することができる上、保持手段１１において支持手段１２により支持されていない部位は物体の接触による荷重の印加により変形しやすいので、物体の接触による荷重をさらに緩衝することができる。 - 特許庁 - The intermediate layer 13 is set to have an impurity concentration between those of the buffer and base layers 12 and 14 considering its thickness dimension, so that a depletion layer will not reach the buffer layer 12 at the time of turning OFF the L load switching operation.
中間層１３は、バッファ層１２とベース層１４との中間的な不純物濃度に設定すると共に厚さ寸法を考慮して設定することにより、Ｌ負荷スイッチング動作のターンオフ時に空乏層がバッファ層１２まで到達しないようにすることができる。 - 特許庁 - The loading platform device 19 comprises a base 22 fixed to the vehicle body 2, a buffer 23 which is supported by the base 22 and elastically expandable in the vertical direction, and a loading table 24 which is supported by the buffer 23 to load the cargo 18 on an upper surface thereof.
荷台装置１９が、車体２に固定された基台２２と、この基台２２に支持され上下方向に弾性的に伸縮自在とされる緩衝体２３と、この緩衝体２３に支持されてその上面に荷物１８を載置可能とする載置台２４とを備える。 - 特許庁 - To provide a semiconductor integrated circuit that copes with a requirement of high-speed communication lines connected as a load by suppressing a delay in starting an ON operation of an output MOSFET in a differential output type output buffer circuit.
差動出力型の出力バッファ回路における出力用のMOSFETのオン動作の開始遅延を抑制し、負荷として接続される通信線路の高速化の要求に対応する。 - 特許庁 - This power amplifier operates, so that the gate capacity of a p-channel power MOSFET 12 can be ignored as the load of a transistor 2 for power amplification by the buffer made of a PNP emitter follower transistor 5.
ＰＮＰエミッタフォロワートランジスタ5で形成したバッファによりＰチャンネルパワーＭＯＳＦＥＴ１２のゲート容量は電圧増幅用トランジスタ２の負荷として無視できるように動作する。 - 特許庁 - To sufficiently secure a movement stroke of an idle wheel during assembling operation, to prevent careless suspension of operation and excessive load on a buffer device so as to improve the operability, durability, or the like.
組立作業時に遊動輪の移動ストロークを十分に確保することができ、不用意な作業の停止、緩衝装置への過剰な負荷を防止し、作業性、耐久性等を向上する。 - 特許庁 - An evaluation test apparatus comprises a plurality of first buffer amplifiers each applying a test load signal to each of a plurality of external terminals of a device (object to be tested) having the plurality of external terminals.
評価試験装置は、複数の外付端子を有するデバイス（被試験体）の前記複数の外付端子それぞれに、試験負荷信号を印加する複数の第１のバッファアンプを備えている。 - 特許庁 - A first external arm 17 disposed outside the vacuum container 50 can bring the processing object 52 retained by the buffer 6 in the first and second load rocking mechanisms 1, 2.
真空容器５０の外に配置された第１の外部アーム１７が、バッファ６に保持された処理対象物５２を、第１及び第２のロードロック機構１、２に搬入することができる。 - 特許庁 - To appropriately conduct a buffer function to absorb a forming load by the pressure fluid having a high pressure and a high discharge speed without generating a surge pressure.
サージ圧を発生させることなく、高圧力が付与され且つ高い吐出速度を有する圧力流体によって成形荷重を吸収する緩衝機能を好適に営むことにある。 - 特許庁 - To provide an output buffer circuit that keeps a leading time of an output signal or the like within a prescribed range with respect to a capacitive load of a wide range without the need for a resistor and a capacitor.
抵抗、容量を要せずに、広い範囲の容量負荷に対して、出力信号の立ち上がり時間等を所定の範囲におさめる出力バッファ回路を提供すること。 - 特許庁 - To obtain a video data decoding reproducing device in which an image buffer required in reverse reproduction is minimized and a processing load in the reverse reproduction is made very small.
逆方向再生時に必要な画像バッファを最小限に抑え、かつ、逆方向再生の処理負荷を極めて小さくすることが可能な映像データ復号再生装置を得る。 - 特許庁 - A trace control circuit 15 receives the ID (AID) of loading/storing buffer 104 for storing data access information at the time of load instruction execution.
トレース制御回路１５は、ロード命令実行時のデータアクセス情報及びロード命令実行時にデータアクセス情報が格納されるロード／ストアバッファ１０４のＩＤ（ＡＩＤ）を受信する。 - 特許庁 - To provide a switching hub with which entire communication processing time is not prolonged even when the transmission load of a port connecting a LAN terminal is increased and a frame buffer memory overflows.
ＬＡＮ端末が接続されているポートの送信負荷が高くなってフレームバッファメモリがオーバーフローしても、全体の通信処理時間が長くなるようなことがないスイッチングハブを提供する。 - 特許庁 - A stopper material 8 is equipped in a condition to absorb energy and buffer by abutting a supporting sphere 7 and being displaced, so that it does not receive load of an upper structure part 3.
ストッパー材８が、支承球体７と当接して変位することでエネルギーを吸収して緩衝するようになされ、上部構造部３の荷重を受けない態様で備えられている。 - 特許庁 - In a semiconductor device 10, a variable resistance circuit 14 is connected between an outer buffer element 11 which drives an outer load and an electrode pad for signal output 13.
半導体装置１０の内部において、外部負荷を駆動する出力バッファ素子１１と信号出力用の電極パッド１３との間に可変抵抗回路１４が接続されている。 - 特許庁 - To provide a load supply voltage regulator assembly for executing the extremely quick correction of a supply voltage at the time of the fluctuation of impedance without the need of a large buffer capacitor.
大きなバッファ・コンデンサを必要とせずに、インピーダンスの変動時に非常に迅速な供給電圧の修正が実行される負荷供給電圧レギュレータ組立体を提供する。 - 特許庁 - The moving image reproducing device selectively performs blending operations of a plurality of kinds, including a pixel weight blend operation depending on a capacity of a buffer storing frame data, a load of a processing section conducting processing, and a speed of reproduction.
画素重み付けブレンド動作を含む複数種類のブレンド動作を、フレームデータを記憶するフレームバッファ量、処理を行う処理部の負荷、再生速度、に応じて選択的に行う。 - 特許庁 - The foaming body 2 and the coating layer are stuck to each other, so the shape of the buffer 1 is retained on the back and forth of the load of internal pressure, and is unitedly transformed and restored when a shock is applied.
発泡体２と被覆層３とは密着しているので、内圧の負荷の前後で、緩衝体１の形状は保持され、衝撃が加わったときに一体的に変形して復元する。 - 特許庁 - To provide the cover opening and closing mechanism of an image processor by which the buffer effect of a cover member is controlled in a wide turnable range and also a useless load is not imparted to the cover member.
広範な回動範囲でカバー部材の緩衝効果を制御することができ、且つカバー部材に無用な負荷を与えない画像処理装置のカバー開閉機構を提供する。 - 特許庁 - To provide a cushioning member for a shoe sole reducing a load on the muscle and bone, which is caused by horizontal reaction force from the ground independently of buffer in the Z direction.
シューソール用の緩衝部材において、Ｚ方向の緩衝からは独立した水平方向に作用する地面の反力により生じる筋肉と骨への負荷を減少させる。 - 特許庁 - To provide an output buffer circuit for reducing a slew rate change due to a PVT change and the change of the load capacitance of an output terminal, and to provide a semiconductor device having the same.
ＰＶＴ変化と出力端子の負荷キャパシタンスの変化に起因するスルー率変化を低減する出力バッファ回路及びこれを備える半導体装置を提供する。 - 特許庁 - To obtain a buffer ring having a constitution with which a traditional corrugate washer can be replaced and does not change its outer diameter even when any load is applied and also can set a spring constant freely.
従来の波ワッシャ−に代わるもので、荷重が加わった場合においても外径が変化することがなく、且つバネ定数を自由に設定可能な緩衝リングの構造を得る。 - 特許庁 - Thus, the current driving capabilities can be appropriately adjusted according to the load of the output terminal, and the change of the operating currents of the output buffer can be reduced, and a noise can be reduced.
これにより、出力端の負荷の大きさにより電流駆動能力が適切に調節されるので、出力バッファの動作電流の変化が減少して雑音が減る長所がある。 - 特許庁 - To provide inter-process communication equipment and the like for reducing a load accompanying the resource management of inter-process communication without bringing about a decrease in execution speed or the excessive consumption of a buffer capacity.
実行速度の低下や過分なバッファ容量の消費をもたらさずに、また、プロセス間通信のリソース管理に伴う負荷が低減されるプロセス間通信装置等を提供すること。 - 特許庁 - To provide an active probe not applying a heavy load onto a measuring object, even in a high-frequency band, capable of miniaturizing a probe head part, and enabling a constitution without a broadband buffer.
高周波域でも測定対象に大きな負荷がかからず、プローブヘッド部を小型化でき、広帯域バッファなしの構成も可能なアクティブプローブを実現することを目的とする。 - 特許庁 - To provide a miniaturized and inexpensive synchronization circuit capable of suppressing congestion generation and buffer load increase on an upstream side, etc., in the synchronization circuit for transferring from a high- speed channel to a low-speed channel.
高速回線から低速回線へ乗り換えるための同期回路において、輻輳発生や上流側のバッファ負荷増加等を抑制でき、小型でかつ安価な同期回路を提供する。 - 特許庁 - As the musical sound waveform Out is generated based on the waveform output W which is read through a second waveform buffer 104 whose buffer size is large in a high speed arithmetic cycle until key-off time after the fixed period, the sound break is avoided when the arithmetic load of the CPU 10 is increased.
そして、一定時間経過してからキーオフ時点までは高速演算周期下でバッファサイズの大きい第２波形バッファ１０４を介して読み出される波形出力Ｗに基づき楽音波形Ｏｕｔを発生するので、ＣＰＵ１０の演算負荷が増大した時の音切れを回避する。 - 特許庁 - In the image forming apparatus, whether or not toner exists excessively in the buffer part 202 of a developing device is judged based on the load of a stepping motor which drives a member (a supply roller 203 and a developing roller 204) for supplying the toner in the buffer part 202 to a photoreceptor drum 205.
画像形成装置において、感光体ドラム２５に現像器のバッファ部２０２内のトナーを供給する部材（供給ローラ２０３，現像ローラ０２４）を駆動するステッピングモータの負荷に基づいて、当該バッファ部２０２内にトナーが過剰に存在するか否かを判断する。 - 特許庁 - A swivel and swing arm 9 provided in a polishing means swivels between a load buffer and an unload buffer of an index table device 3 and two surface plates 10 in the polishing means 10 so as to carry a wafer, and swings while presses the wafer against the upper surfaces of the surface plates during polishing.
研磨装置に設けられた旋回揺動アームは、インデックステーブル装置のロードバッファおよびアンロードバッファと、研磨装置の２つの定盤との間を旋回してウエハを搬送するとともに、研磨作業中にウエハを定盤の上面に押圧した状態で揺動させるようにした。 - 特許庁 - Upon reading out the received packet data from the receiving buffer 104, a CPU 105 informs the data capacity of the packet data thus read out to the receiving buffer management circuit 103 and informs the information of the number of packet data thus read out, as the number of processing the received packet, to the receiving load operating circuit 106.
ＣＰＵ１０５は、受信バッファ１０４から受信パケットデータを読み取ると、読み取ったパケットデータのデータ容量を受信バッファ管理回路１０３へ通知し、読み取ったパケットデータ数の情報を受信パケット処理数として受信負荷演算回路１０６へ通知する。 - 特許庁 - To provide impact-resistant structure constituted not to transmit impact acceleration to internal structure, regardless of the deformation quantity of a buffer element and the frequency characteristic of impact load when external structure having the internal structure receives the impact load from the outside.
内部構造を有する外部構造が外から衝撃荷重を受けたときに、緩衝要素の変形量とその衝撃荷重の周波数特性に関わらずその内部構造に衝撃加速度を伝えないように構成した耐衝撃構造を提供すること。 - 特許庁 - This tri-state buffer circuit has only connection of one inverter at a position from a signal input node receiving an input signal to the gate of a MOS transistor(TR) driven by the input signal and a load when viewed from the signal input node is a load by three MOS TRs that is less than one MOS TR in comparison with a conventional tri-state buffer circuit.
本発明に係るトライステートバッファ回路は、入力信号が入力される信号入力ノードから、入力信号により駆動されるＭＯＳトランジスタのゲートまでの間に、インバータ１個だけしか接続されておらず、信号入力ノードからみた負荷は、従来のトライステートバッファ回路と比較してＭＯＳトランジスタ１個分の負荷を軽減したＭＯＳトランジスタ３個分の負荷である。 - 特許庁 - The buffer, which supports a materials pod on the buffer from below and moves the materials pod by a rotational motion of the materials pod, receives a materials pod from the automated material handling system at a storage location and moves the materials pod to one or more of the load ports and/or receives a materials pod from one or more of the load ports and moves the materials pod to the storage location.
バッファは保管位置において、自動材料ハンドリングシステムから材料ポッドを受け取ると共にロードポートの１個以上へ材料ポッドを移動させ、且つ／またはロードポートの１個以上から材料ポッドを受け取ると共に材料ポッドを保管位置へ移動させ、材料ポッドを下方から支持し、材料ポッドの回転運動により材料ポッドを移動させる。 - 特許庁 - The sheet post-processing device is characterized by that it has the image forming device forming an image, the sheet post-processing device post-processing a sheet, a buffer module device temporarily storing a sheet delivered from the image forming device, a loading means of loading the sheet conveyed from the buffer module device, and a second full load detecting means of detecting a full load of the loading means.
画像形成を行う画像形成装置、シートの後処理を行うシート後処理装置、前記画像形成装置から排出されるシートを一旦蓄積するバッファモジュール装置、前記バッファモジュール装置から搬送される前記シートを積載する積載手段、前記積載手段の満載を検知する第２の満載検知手段とを有することを特徴とするシート後処理装置。 - 特許庁 - The semiconductor manufacturing device includes a load lock chamber 40 having a lid 31 and a body 32 into which a substrate to be processed is carried, a reaction chamber 40 to which the substrate is carried from the load lock chamber 30 for processing the substrate, and a buffer chamber 1 for connecting the load lock chamber 30 with the reaction chamber 40 permitting the substrate being carried to pass through inside.
本発明に係る半導体製造装置は、被処理基板が搬入され、蓋３１と本体３２とを有するロードロック室４０と、ロードロック室３０から被処理基板が搬送され、該被処理基板に処理を行う反応室４０と、ロードロック室３０と反応室４０を繋ぎ、搬送中の被処理基板が内部を通るバッファー室１とを具備する。 - 特許庁 - The load unit 5 manages the latest speculation state of an issued load command on the basis of the branch prediction success/failure signal outputted from a branch unit 2, and does not perform the report to the reorder buffer 6 by the WRB number, with respect to the following load command of the branch command the branch prediction of which failed, even if the processing is ended.
但し、ロードユニット５は、発行されたロード命令の最新の投機状態を分岐ユニット２から出力される分岐予測成功／失敗信号に基づいて管理し、分岐予測が失敗した分岐命令の後続のロード命令についてはその処理が終了してもＷＲＢ番号によるリオーダバッファ６への通知は行わない。 - 特許庁 - Reply of a load request of replies of requests input into an input buffer is conflict-adjusted with a load reply conflict adjustment circuit 210, stored in a register 610 through a selector 1110 via a crossbar 510 from registers 410 to 413, and output to the output port 0.
入力バッファに入力されたリクエストのリプライのうち、ロードリクエストのリプライはロードリプライ競合調停回路２１０で競合調停され、レジスタ４１０乃至４１３からクロスバ５１０を介してセレクタ１１１０経由でレジスタ６１０に格納され、出力ポート０に出力される。 - 特許庁 - To provide an automatic output level control circuit comparatively simple in configuration and capable of avoiding the overshoot and undershoot of a signal waveform at the time of light load even though a large output buffer is apt to be used since the size of the load to be connected is not explicit on the design stage of an LSI or the like.
ＬＳＩ等の設計段階で接続される負荷の大きさが不明であるため、大きな出力バッファを使用する傾向にあり、軽負荷時に信号波形のオーバーシュートおよびアンダーシュートを生じるのを回避する比較的簡単な構成の出力レベル自動調整回路を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
