「buffer state」を含む例文一覧(757)
＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 15 16 次へ＞- When a browsing unit is read from the optical disk, state information in the graphic stream indicates that memory management for displaying graphics is started by a reproduction device by clearing stored contents of a coded data buffer.
グラフィクスストリーム内のステート情報は、ブラウジングユニットが光ディスクから読み出された際、コーデッドデータバッファの格納内容をクリアすることで、グラフィクスを表示するためのメモリ管理を、再生装置にスタートさせる旨を示す。 - 特許庁 - To provide an electronic pad which has a rotation stop function and a buffer function for a pole without requiring an exclusive member and without impairing blow feeling and quietness, and which has a strong fixing state between a cover member and a frame.
打撃感触や静穏性を損なうことなく、専用部材を要することなくポールに対する回転止め機能及び緩衝機能を有すると共に、カバー部材とフレームとの固着状態を強固にする。 - 特許庁 - If the ARQ transmitter transited to a discard state receives the ACK message regardless of propriety of transmitting a discard message or regardless of presence or absence of confirmation to the discard message, the packet in a transmission buffer is discarded.
廃棄状態に遷移したＡＲＱ送信機は廃棄メッセージの伝送可否または廃棄メッセージに対する確認の有無に関係なくＡＣＫメッセージを受信すれば、送信バッファー内の当該パケットを廃棄する。 - 特許庁 - The supply of an intermediate-potential signal outputted to an outside output terminal 101 via an output drive section 12 to the input section 21 is inhibited by setting the other buffer gate 24 in a non-conducted state.
他方のバッファゲート２４を非導通状態にすることで、出力ドライブ部１２を介して外部出力端子１０１に出力された中間電位の信号が入力部２１へ供給されるのを阻止する。 - 特許庁 - A switching section 50 outputs the signal A3 after timing regulation to a target station extracting section 60 under normal state, and outputs a delay signal stored in the delay buffer 40 in the section of a gate signal.
切替部５０は、通常の状態においてタイミング調整後信号Ａ３を目的局抽出部６０に出力し、ゲート信号の区間においては、遅延バッファ４０に蓄積された遅延信号を出力する。 - 特許庁 - Thus, in the case of displaying the page data in the second buffer memory 7, the display apparatus 15 can display the page data in a state of operated with the same operation contents as operation contents applied to the thumbnail picture.
これにより、第２のバッファメモリ７のページデータを表示する際には、このページデータをそのサムネイル画像に対する操作内容と同じ操作内容で操作された状態で表示装置１５に表示することができる。 - 特許庁 - An internal control signal/CEgenerating circuit 16 inputs externally only a control signal /CE from a pin/ce through an input buffer 12, responding to only this control signal/CE, and sets one chip to an operable state.
内部制御信号/CE発生回路１６は、制御信号/CEのみをピン/ceから入力バッファ１２を介して外部から入力し、この制御信号/CEのみに応答して該１チップを動作可能な状態に設定する。 - 特許庁 - When operations are performed as (b)→(d) from the calling display state (a) and the clear key 129 is operated from (b), according to the operation history stored in the buffer 211, (a) is displayed.
一方、図１５（ａ）の発信履歴表示状態より図１５（ｂ）→図１５（ｄ）と操作した場合、図１５（ｂ）からクリアキー１２９を操作すると、バッファ２１１に記憶される操作履歴に従い、図１５（ａ）が表示される - 特許庁 - Moreover, when the transmission apparatus 3 receives an ACK packet by a step S5, the transmission apparatus 3 determines that a connection state is 'established', and assigns a buffer for storing TCP packets to be transmitted from a terminal device 1 in a memory.
更にステップＳ５により、ネットワーク伝送装置３がＡＣＫパケットを受信すると、コネクション状態を「確立」と判断し、端末装置１から送信されるＴＣＰパケットを格納するバッファをメモリ内に割当てる。 - 特許庁 - Since the commands are transmitted from the one indicated by the value of the command output pointer 53g, the priority commands X1, X2 previously set to the command buffer 53d are transmitted first of all, and a state as shown in Fig.(d) results.
コマンドは、コマンド出力ポインタ５３ｇの値が示すものから送信されるので、先程コマンドバッファ５３ｄへ設定された優先コマンドＸ１，Ｘ２が真っ先に送信され、（ｄ）に示す状態となる。 - 特許庁 - A freezing detection sensor 12 of the road surface state notification device 10 detects only whether or not a road surface is frozen which is difficult for a driver to visually recognize and updates and stores the latest detection result in a buffer 14.
路面状態通知装置１０の凍結検出センサ１２は、運転者が目視による認識が困難な路面凍結の有無のみを検出し、最新の検出結果をバッファ１４に更新蓄積する。 - 特許庁 - To obtain en electronic device which protects an operation unit of an operation means by means of a holding member, and uses a holder having a malfunction prevention function which enables easy recongnition of a holding state also as an impact buffer means (damper), and to provide a reproducing apparatus.
操作手段の操作部をホールド部材で保護し、ホールド状態が容易にわかる様にした誤動作防止機能を有するホルダーを衝撃緩和手段（ダンパー）に兼用した電子機器及び再生装置を得る。 - 特許庁 - While the CPU 1 performs a processing in which the watch dog monitoring pulses cannot be outputted, the clock signals outputted from the clock generating part 4 are passed through the tri-state output buffer 5 and inputted into the watch dog timer IC 2.
ウォッチドッグ監視パルスを出力できない処理をＣＰＵ１が行っている間、クロック発生部４から出力されるクロック信号がトライステート出力バッファ５を通過してウォッチドッグタイマＩＣ２に入力される。 - 特許庁 - A +5 V additional-power monitoring circuit 101 monitors the drive voltage of an optical coupler 103 to propagate the dot signal to a driver, and set the output of a buffer IC 104 to a high impedance state when the drive voltage becomes 4.25 V or less.
＋５Ｖ別電源監視回路１０１は、ドット信号をドライバ回路に伝播するための光カプラ１０３の駆動電圧を監視し、４．２５Ｖ以下になるとバッファＩＣ１０４の出力をハイインピーダンス状態とする。 - 特許庁 - In an operation timing T2, utterance start information for a second sound source circuit is created from the contents of the key-on register, the key-ons are simultaneously set in the key-on buffer and the stand-by state of the first sound source circuit is released.
動作タイミングＴ２において、キーオンレジスタの内容から第２音源回路用の発音開始情報を作成するとともにキーオンバッファにキーオンを設定し、第１音源回路の待機状態を解除する。 - 特許庁 - In the part 1, data such as the state of an image pickup device are superimposed upon a digital image output of the image pickup device 11, and in such a case, a packaging buffer 13 synchronizes the data with a frame synchronizing signal and blocks the data in an image 1 frame unit.
回転部１にて、撮像器１１のデジタル画像出力に撮像器状態などのデータを重畳し、その際、パッケージ化バッファ１３によりフレーム同期信号に同期して画像１フレーム単位でブロック化する。 - 特許庁 - In the encoder circuit 3, an output buffer circuit 18 monitors the state of an output bit stream, and a quantization circuit 13 is controlled by a bit rate control circuit 20 according to the bit rate.
さらにこのエンコーダー回路３において、出力バッファ回路１８にて出力ビットストリームの状態が監視され、そのビットレートに従ってビットレート制御回路２０を通じて量子化回路１３が制御される。 - 特許庁 - In operation timing T2, sounding start information for a 2nd sound source circuit is created from the contents of the key-on register and a key-on event is set in the key-on buffer; and the standby state of the 1st sound source circuit is reset.
動作タイミングＴ２において、キーオンレジスタの内容から第２音源回路用の発音開始情報を作成するとともにキーオンバッファにキーオンを設定し、第１音源回路の待機状態を解除する。 - 特許庁 - Since the pressure control in the conveying chamber 3 is performed in a state in which air for operating an air cylinder 47 is secured by a check valve 103 and a buffer tank 105, a sudden opening of a gate valve 7b is prevented.
搬送室３の圧力制御は、逆止弁１０３およびバッファタンク１０５によってエアシリンダ４７の作動用エアを確保した状態で行われるため、ゲートバルブ７ｂの急激な開放が防止される。 - 特許庁 - A reception section (2) is configured by connecting the one terminal of a reception coil (9) arranged corresponding to the transmission coil (8) to ground, and connecting the other terminal of the reception coil (9) to a data output terminal (11) via a three-state buffer (10).
送信コイル(８)に対応して配置した受信コイル(９)の一端を接地するとともに、受信コイル(９)の他端をスリーステートバツファ(10)を介してデータ出力端子(11)に接続して受信部(２)を構成した。 - 特許庁 - The presence or absence of driving transferred from the shift register in the state of keeping the first switch held closed to the latch circuit side is memorized in the latch circuit and the output of the buffer circuit is controlled by opening and closing the second switch based on the memorized data.
第１スイッチをラッチ回路側に閉じた状態でシフトレジスタから転送される駆動の有無をラッチ回路に記憶させ、記憶データに基づいて第２スイッチを開閉してバッファ回路の出力を制御する。 - 特許庁 - To provide an audio decoder that can reproduce audio data with high sound quality without sound interruption or the like by allowing a buffer memory not to cause underflow even on the occurrence of a missing PES packet due to deterioration depending on a state of a transmission channel.
伝送路状態の劣化によりＰＥＳパケットに欠落が発生しても、バッファメモリにおいてアンダーフローが生じないようにし、これにより音切れ等のない高品質のオーディオ再生を行えるようにする。 - 特許庁 - Besides, information on the works and the conveyance of works and information on the states of respective processors are stored in a storage device 2 and each of control units is provided with a shared memory sharing the information on the line state between the buffer connected to the arbitrary control unit and the buffer connected to the downstream side control unit on the basis of that stored information.
また、ワーク及びワークの搬送に関する情報と各処理装置の状態に関する情報を記憶装置２に記憶するとともに、その記憶情報を基に任意の制御ユニットに接続されたバッファとその下流側の制御ユニットに接続されたバッファ間でライン状態に関する情報を共有する共有メモリを各制御ユニットに設ける。 - 特許庁 - Till the flag 232b is not detected by the area sensor 226 in the state that the flag 232c is detected by the area sensor 225, buffer operation in a buffer unit 140 is prohibited in a stage that the stack tray 128 is lowered, and after delivering the sheet bundle from a handling tray 129 to the stack tray 128, following sheets are received and stacked on the handling tray 129.
フラグ２３２ｃがエリアセンサ２２５に検知された状態でフラグ２３２ｂがエリアセンサ２２６によって検知されなくなるまでスタックトレイ１２８が下降した段階で、バッファユニット１４０におけるバッファ動作が禁止されて、処理トレイ１２９からスタックトレイ１２８へシート束を排出した後に、後続のシートを受け入れて処理トレイ１２９へ積載する。 - 特許庁 - In this information processor (network tuner) 200 which provides broadcast content to the client connected via the network 150, a buffer 203 which accumulates transmitted data including the broadcast data is monitored, a detention state, for example, data detention time, of data in the buffer is monitored and the data exceeding predetermined allowed detention time are excluded from the transmitted data.
ネットワーク接続されたクライアントに対して放送コンテンテを提供する情報処理装置（ネットワークチューナ）において、放送データを含む送信データを蓄積するバッファを監視し、バッファにおけるデータの滞留状態、例えば、データ滞留時間を監視し、予め定めた許容滞留時間を越えたデータを送信データから排除する。 - 特許庁 - To provide a buffer circuit without requiring a bias generation circuit, with high gain of input/output characteristics, less noise, a wide voltage area, excellent linearity and less influence on the linearity of the input/output characteristics with respect to manufacturing variation and temperature environment variation and a solid-state imaging apparatus using the buffer circuit.
本発明は、バイアス生成回路を必要とすることなく、入出力特性の利得が高く、ノイズが少なく、広い電圧領域で線形性が良く、製造ばらつきや温度環境変化に対して入出力特性の線形性が受ける影響が少ないバッファ回路及び該バッファ回路を用いた固体撮像装置を提供する。 - 特許庁 - Furthermore, a transmission processing unit 13 discriminates a line state of a modem 14 and presence of transmission data to the buffer 15 by using an input of a periodic interrupt signal from a timer 16 to the CPU 11 as a trigger, and the buffer 15 transfer the transmission data to the modem 14 when transmission is discriminated to be enable and further to a communication line 2.
さらに、タイマ１６からＣＰＵ１１への定期的な割込み信号の入力をトリガとして、送信処理装置１３がモデム１４の回線状態及びバッファ１５への送信データの有無を判定し、送信可能と判定した場合のみ、送信データはバッファ１５からモデム１４へ転送され、さらに通信回線２に送出される。 - 特許庁 - In this state, when the alarm input of a specific channel exists in a system control part 6, the video signal of the channel is selected in the multiplexer part 1 to compress the data so as to be written in the video data buffer part 3, and recorded from the video data written in the video data buffer part 3 before this time to a hard disk as the data file.
かかる状態でシステム制御部６に特定のチャンネルのアラーム入力があると、マルチプレクサ部１でこのチャンネルの映像信号が選択されてデータ圧縮され、映像データバッファ部３に書き込まれるが、それより以前に映像データバッファ部３に書き込まれた映像データからハードディスク５にデータファイルとして記録される。 - 特許庁 - When both of a processing packet length flag and a packet processing time flag are not on as a device state concerning a first connection, a packet buffer 11 buffers a first packet of the first connection; and when either flag is on, the packet buffer 11 converts into a different second connection and sets a second packet on the second connection as a packet to be processed.
パケットバッファ部１１は、第１のコネクションに関する装置状態として、処理パケット長フラグとパケット処理時間フラグの両方がＯＮでない場合には、第１のコネクションの第１のパケットのバッファリングを行い、いずれか一方のフラグがＯＮの場合には、異なる第２のコネクションへ切り替えて、第２のコネクション上の第２のパケットを処理対象パケットとする。 - 特許庁 - A visual buffer MPEG decoder has a plurality of buffers (30, 50) that store coded video data denoting an image of respective video programs transmitted through a plurality of video channels, and the one buffer stores coded video data sufficiently to prevent an underflow state after switching to decode the program sent through the one video channel.
複数のビデオ・チャネル上で搬送されるそれぞれのビデオ・プログラムの画像を表す符号化ビデオ・データを格納する複数のバッファ（３０、５０）を有し、一個のビデオ・チャネルに対応する一個のバッファは、一個のビデオ・チャネル上で搬送されるプログラムを復号するためのスイッチング後のアンダー・フロー状態を防ぐのに十分な符号化ビデオ・データを格納する。 - 特許庁 - When it is expected that servo becomes abnormal due to a detection signal outputted from a servo state detection circuit 12 for detecting the servo state of a servo circuit in a state for recording a signal on a disk 1 by reading the signal that has been stored in a RAM 10 for buffer, the recording operation of the signal to the disk 1 is suspended temporarily.
バッファ用ＲＡＭ１０に一旦記憶された信号を読み出すことによってディスク１に該信号を記録する状態にあるとき、サーボ回路のサーボ状態を検出するサーボ状態検出回路１２より出力される検出信号によってサーボが異常になると予想されるとディスク１への信号の記録動作を一旦中断させるように構成されている。 - 特許庁 - Concerning an input signal 302 output from an output buffer 1, a state of the input signal is held by a hold circuit 3, when it is possible to determine whether a slew rate function is normally working, and a signal 307 in a state (at Low if normal) corresponding to a held state is inverted and output to a hold circuit 217 via AND circuits 214 and 215.
出力バッファ１から出力された入力信号３０２について、スリューレート機能が正常か否かを判断することの可能な時の入力信号の状態を保持回路３が保持すると共に保持した状態に対応した状態（正常であればLow状態）の信号３０７を反転してＡＮＤ回路２１４、ＡＮＤ回路２１５を介して保持回路２１７に出力している。 - 特許庁 - Furthermore, the device has a level shift circuit which inputs the signal generated from the third external input terminal, converts a signal level and outputs the converted signal level, and a tri-state buffer circuit which inputs an output signal of the circuit, outputs it to the external output terminal, and brings the output to a high impedance state according to the second input signal.
更に、第３外部入力端子からの信号を入力し信号レベルを変換して出力するレベルシフト回路及びその回路の出力信号を入力して外部出力端子に出力し第２入力信号に応じて出力をハイインピーダンス状態にすることが可能なトライステートバッファ回路を有する。 - 特許庁 - An address comparing part 160 compares the address of the coherency request and a command with the tag address read from the copy tag 300 and the state, judges whether it is necessary to update the copy tag and outputs the address to be written and the state to a data output buffer 170 when the copy tag 300 has to be updated.
アドレス比較部１６０は、コヒーレンシリクエストのアドレスおよびコマンドとコピータグ３００からリードしたタグアドレスおよびステートとを比較してコピータグ３００の更新が必要かどうかを判断し、コピータグ３００の更新が必要な場合にライトするタグアドレスおよびステートをデータ出力バッファ１７０に出力する。 - 特許庁 - In this semiconductor memory, a series of pulse signals is generated responding to that an internal chip selection signal from an internal chip selection buffer is activated when an external chip selection signal transitions from an inactive state to an active state, and hence a chip selection output time tco is made shorter than a conventional output time.
本発明よる半導体メモリ装置は、外部チップ選択信号が非活性状態から活性状態に遷移する時に内部チップ選択バッファからの内部チップ選択信号が活性化されることに応答して一連のパルス信号を発生するので、従来に比べてチップ選択出力時間ｔｃｏが短縮される。 - 特許庁 - To provide a buffer circuit which realizes a large capacity drive capability and a high-speed output response and realizes reduction of a power consumption, by reducing the current value of a constant-current source in a steady state and adding a circuit for operating so as to supply or absorb load current only at a state change time.
静止状態での定電流源の電流値を小さくするとともに、状態変更時のみ負荷電流を供給あるいは吸収するように動作する回路を付加することにより、大容量駆動能力、高速出力応答を可能にするとともに、低消費電力化を実現できるバッファ回路を提供すること。 - 特許庁 - When shift is made to an inactivated state, an animation object 30 erases a frame number in the last plotting timing, and erases decoded data stored in a Pixel Buffer 17, and when shift is made to an activated state again, the animation object 30 initializes a parameter used for calculating the frame number with the last plotting timing.
アニメーションオブジェクト３０は、非活性化状態に遷移する際に、最後の描画タイミングにおけるフレーム番号を削除すると共に、Pixel Buffer１７に記憶されている復号化データを削除し、再び活性化状態に遷移する際に、最後の描画タイミングにおけるフレーム番号を算出するために使用したパラメータを初期化する。 - 特許庁 - In an output buffer 251 which applies a voltage to a source wiring, a bias circuit 262 gives a bias voltage for reducing a driving capability of an amplifier 261, and a first switch 263 is switched to an open state while a second switch 264 is switched to a closed state, for a prescribed period after the start of driving in one frame.
ソース配線に電圧を印加する出力バッファ２５１において、１フレームにおける駆動開始後の所定期間では、バイアス回路２６２は増幅器２６１の駆動能力を低くするバイアス電圧を与え、第１のスイッチ２６３は開放状態になり、第２のスイッチ２６４は閉鎖状態になる。 - 特許庁 - When a state where output of an acceleration sensor 66 becomes almost medium is periodically being generated, the portable terminal 60 determines that a vehicle is in a normal traveling state, acquires travel information from an ECU 20 and commands the travel recording device 40 to store the travel information in a ring buffer set in a temporary storage unit 46.
携帯端末６０は、加速度センサ６６の出力が中程度になる状態が定期的に発生している場合、車両が通常走行状態にあると判断し、ＥＣＵ２０から走行情報を取得して一時記憶部４６に設定されたリングバッファに記憶するように走行記録装置４０に指令する。 - 特許庁 - The threshold for deciding whether the terminal device reports the quality of a reception signal to the base station is varied based upon the transmission state (the transmission rate, the amount of data in a buffer, the number of terminal devices connected to the base station, etc.) between the base station and terminal device and a transmission state expected between a peripheral base station and the terminal device.
端末装置が基地局に受信信号の品質を報告するか否かを判定する閾値を、基地局と端末装置間の伝送状況（伝送速度、バッファ内データ量、基地局に接続されている端末装置数等）と、周辺基地局と端末装置間にて期待される伝送状況に基づいて変更する。 - 特許庁 - In the pseudo lock state when the ratio of the data rate to the clock frequency is m : n (wherein m ≠ 1), a clock signal delayed for a prescribed time by a buffer 171 can take any value of (0) and (1) in order to prevent a meta-stable state in a leading edge of a data signal received by an out of period detection section 102.
データレートとクロック周波数の比がｍ：ｎで、ｍが１でない場合の擬似ロック状態にあるとき、周期ずれ検出部１０２に入力されるデータ信号の立ち上がりエッジにおいて、メタステーブルを防ぐために、バッファ１７１によって所定時間遅延されたクロック信号は、（０）と（１）とのいずれの値もとりうる。 - 特許庁 - When a state of a power supply of a set (distribution circuit) is in an on state, that is, a voltage of a level Vcc is applied to the set, a signal given to an input terminal 11 is throughout outputted from an output terminal 12, and a buffer of a transistor 16 outputs (distributes) the signal from an output terminal 17.
セットの電源の状態がオン状態の場合、即ち、レベルＶｃｃの電圧が印加されている場合、入力端子１１に入力された信号は、スルーアウトして出力端子１２から出力されるとともに、トランジスタ１６のバッファにより、出力端子１７からも出力される（分配される）。 - 特許庁 - After then, when the state where buffer under run occurs is avoided, reproducing operation is started after returning by the portion of the prescribed number of the sectors of the disk 32 and recording operation is restarted from the recording data next to the recording data where the recording operation is interrupted.
その後、バッファアンダーランの発生する状態が回避されると、光ディスク３２の所定セクタ数分だけ戻って再生動作が開始され、記録動作が中断した記録データの次の記録データから記録動作が再開される。 - 特許庁 - Since the cylindrical part and the bent part are collided with each other via the buffer member in an elastic state at the movement of the voice coil bobbin or the like, toward the lower side with a large amplitude in this way, the occurrence of loud abnormal sound can effectively be suppressed.
これにより、ボイスコイルボビン等の下側への大振幅移動時に、円筒部と屈曲部とが緩衝部材を介して弾力的な状態で衝突するため、大きな異音が生じるのを効果的に抑制することができる。 - 特許庁 - This cutting system 20 has a buffer 30 sequentially storing a user program pointer from a user program execution unit 22, an in-block sequence, an execution state flag, and an interpolation instruction position from a track generator 23 in each interpolation period.
切削加工システム（２０）は、ユーザプログラム実行器（２２）からのユーザプログラムポインタ、軌跡生成器（２３）からのブロック内シーケンス、実行状態フラグ、および補間指令位置を、補間周期毎に順次記憶するバッファ（３０）を備えている。 - 特許庁 - In AV data, for example, look-ahead is emphasized since its look-ahead effectiveness is high because of its continuity, thereby, the cache memory is laid in a state suitable for a buffer-like cache operation based on the continuous read from a storage medium such as disc.
例えばＡＶデータの場合はその連続性により先読みの有効性が高いため先読み重視とし、これによってディスク等の記録媒体からの連続的な読出に基づくバッファ的なキャッシュ動作に適した状態とする。 - 特許庁 - At this point, when an electrostatic discharge is applied to the input/output terminal P, the resistor 4 absorbs an overvoltage because the transistor 2 is kept in an OFF state, by which devices such as a second electrostatic breakdown protective part ESD 2, the input buffer B and the others can be protected against breakdown.
この時、静電放電が入出力端子Ｐに印加されると、トランジスタ２がＯＦＦとなので抵抗４が過電圧を吸収し、第２静電破壊保護部ＥＳＤ２、入力バッファＢなどのデバイス破壊を防止する。 - 特許庁 - The control signal line 305 of a printer controller is connected to the input terminal of a three state buffer 303, and the control signal line 305 is also connected to the D input terminal of a flip flop 602 operated by an FFCK clock.
プリンタ・コントローラのコントロール信号線３０５をスリーステート・バッファ３０３の入力端子に接続すると同時に、ＦＦＣＫクロックによって動作するフリップ・フロップ６０２のＤ入力端子にも、コントロール信号線３０５を接続する。 - 特許庁 - A reaction solution, which is prepared by mixing amyloid β protein, body fluids sampled from a subject and a buffer solution, is reacted; and after the polymerization reaction of amyloid β protein has reached an equilibrium state, the degree of the polymerization of amyloid β protein is investigated.
アミロイドβ蛋白と被験者から採取した体液と緩衝液とを混合した反応溶液を反応させ、アミロイドβ蛋白の重合反応が平衡状態に到達した後、アミロイドβ蛋白の重合の程度を調べる。 - 特許庁 - The chip selection circuit activates defect detecting and repairing circuits, such as a repair circuit or a test time shortening circuit, when at least one signal out of output signals of the plurality of data input buffer circuits is in a first logic state.
チップ選択回路は複数のデータ入力バッファ回路の出力信号のうち少なくとも一つが第１論理状態の時、リペア回路またはテストタイム短縮回路のような不良検証及び改善回路を活性化させる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
