「cache method」を含む例文一覧(951)

＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 19 20 次へ＞
  • DEVICE FOR ALLOCATING INSTRUCTION CACHE FUNCTION, METHOD FOR OPTIMIZING ALLOCATION AND RECORDING MEDIUM RECORDING ALLOCATION OPTIMIZING PROCEDURE
    命令キャッシュ関数割付装置、割付最適化方法および割付最適化手順を記録した記録媒体 - 特許庁
  • DATA PROCESSING SYSTEM, CACHE SYSTEM AND METHOD FOR UPDATING INVALID COHERENCY STATE IN RESPONSE TO SNOOPING OPERATION
    動作のスヌーピングに応答して無効コヒーレンシー状態を更新するデータ処理システム、キャッシュ・システム、および方法 - 特許庁
  • To provide a cache memory device and its control method for reducing power consumption with a low cost configuration.
    安価な構成で、かつ消費電力を低減できるキャッシュメモリ装置及びその制御方法を提供すること。 - 特許庁
  • DISK ARRAY DEVICE WITH CACHE MEMORY, ITS ERROR- CONTROLLING METHOD AND RECORDING MEDIUM WITH ITS CONTROL PROGRAM RECORDED THEREON
    キャッシュメモリ付きディスクアレイ装置及びそのエラー制御方法並びにその制御プログラムを記録した記録媒体 - 特許庁
  • To provide a method for ensuring that a line is present in an instruction cache by instructing a computing system.
    コンピューティング・システムに指示して命令キャッシュ内にラインが存在するように保証させる方法を提供する。 - 特許庁
  • To provide a method for operating a buffer cache capable of improving disk reading/writing speed in a FAT file system.
    ＦＡＴファイルシステムにおいて、ディスクの読み書き速度を向上させるバッファキャッシュの操作方法を提供する。 - 特許庁
  • To provide a compiler-based optimization method capable of inexpensively and easily suppressing performance deterioration caused by a cache miss.
    安価で容易にキャッシュミスに起因する性能の低下を抑制できる、コンパイラによる最適化方法を提供する。 - 特許庁
  • The interpreter uses a method calling cache, which prepares a pointer to a receiver, for acceleration of the code execution.
    インタープリタは、コード実行を加速するために、レシーバに対するポインタを有しているメソッド呼び出しキャッシュを用いる。 - 特許庁
  • METHOD, APPARATUS, AND PROGRAM FOR CACHE THRESHOLD PROCESSING FOR PREDICTIVELY REPORTING FAULT OF ARRAY BIT LINE OR DRIVER
    アレイ・ビット線またはドライバの故障を予測報告するための、キャッシュしきい値処理の方法、装置、およびプログラム - 特許庁
  • CONTENT DISTRIBUTION SYSTEM, CONTENT DISTRIBUTION METHOD, PEER USED FOR CONTENT DISTRIBUTION SYSTEM, APPLICATION SERVER AND CACHE SERVER
    コンテンツ配信システム、コンテンツ配信方法、ならびにコンテンツ配信システムに用いられるピア、アプリケーションサーバ及びキャッシュサーバ - 特許庁
  • The method also includes determining a code placement according to which code is writable to a memory separate from the cache.
    本方法は、キャッシュから離れたメモリにどのコードが書き込み可能であるかに応じてコード配置を決定する。 - 特許庁
  • To provide a software managing method and device for improving cache use in a microprocessor for every application.
    マイクロプロセッサにおけるキャッシュの使用をアプリケーション毎に改良するソフトウェア管理方法及び装置を提供する。 - 特許庁
  • To provide a method, a system, and a program for using multiple data structures to manage data in cache.
    複数のデータ構造を使用してキャッシュ内のデータを管理する方法、システム、およびプログラムを提供すること。 - 特許庁
  • This cache memory system is provided with a multiway set associative type cache memory 20, a bus load detection part 30 for detecting the load state of a bus to which the cache memory 20 is connected and outputting bus load information D2 and a replacing way control part 40 for changing a replacing method of the cache memory 20 in accordance with the bus load information D2 outputted from the bus load detection part 30.
    マルチウェイセットアソシアティブ方式のキャッシュメモリ２０と、キャッシュメモリ２０が接続されているバスの負荷状態を検出しバス負荷情報Ｄ２を出力するバス負荷検出部３０と、バス負荷検出部３０によるバス負荷情報Ｄ２に応じてキャッシュメモリ２０のリプレース方法を変更するリプレースウェイ制御部４０とを備える。 - 特許庁
  • AUTONOMOUS ERROR RECOVERY METHOD, SYSTEM, CACHE, AND PROGRAM STORAGE DEVICE (METHOD, SYSTEM, AND PROGRAM FOR AUTONOMOUS ERROR RECOVERY FOR MEMORY DEVICE)
    自律的エラー回復方法、システム、キャッシュ、およびプログラム・ストレージ装置（メモリ装置のための自律的エラー回復のための方法、システム、およびプログラム） - 特許庁
  • Furthermore, multiprocessor system which includes the cache memory, a method for it, and a signal generation medium for storing a program, including the method are also provided.
    また、上記キャッシュメモリを含むマルチプロセッサシステム、そのための方法、該方法を含むプログラムを記憶するための信号発生媒体も提供する。 - 特許庁
  • To provide a cache memory capable of efficiently realizing improvement in performance and reduction in power consumption in cache memory control of a mechanism capable of dynamically controlling a capacity to be operated, and a control method thereof.
    動作させる容量を動的に制御可能な機構のキャッシュメモリ制御において性能向上と消費電力低減を効率良く両立させたキャッシュメモリ、およびその制御方法を提供する。 - 特許庁
  • To provide a cache control method capable of suppressing deterioration of processing performance even if receiving a large amount of data, when processing the received data by writing it in a cache memory.
    受信したデータをキャッシュメモリに書き込んで処理を行う場合に、大量のデータを受信する状況であっても、処理性能が低下することを抑制できるキャッシュ制御方法を提供する。 - 特許庁
  • To provide an electronic device which stores cache information corresponding to proper file information in a plurality of file information, in a storage section, and a method of configuring cache information in the electronic device.
    複数のファイル情報のうち適切なファイル情報に対応するキャッシュ情報を記憶部に記憶することが可能な電子機器及び電子機器におけるキャッシュ情報の構築方法を提供する。 - 特許庁
  • To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.
    プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁
  • To provide a cache control method, a switch device and a program of high locality of data, and light load of a cache operation without changing a host device and a storage device in a storage area network.
    ストレージエリアネットワークについて、ホスト装置及び記憶装置を変更することなく、データの局所性が高く、且つキャッシュ動作の負荷が軽い、キャッシュ制御方法、スイッチ装置及びプログラムを提供する。 - 特許庁
  • As a control mode, a mode for inhibiting the discharge of specified data held in the cache memory 11 and a mode for discharging the data held in the cache memory 11 with an ordinary method are provided.
    制御モードとしては、キャッシュメモリ１１で保持される特定のデータの追い出しを禁止するモードと、キャッシュメモリ１１で保持されるデータを通常の方法で追い出すモードとが設けられている。 - 特許庁
  • To provide a memory device capable of attaining speed-up of processing by reduction in access to an auxiliary memory device and protection of data to power supply interruption, and to provide a cache control method and a cache control program.
    補助記憶装置へのアクセス低減による処理の高速化と、電源断に対するデータ保護を図ることができるメモリ装置、キャッシュ制御方法、およびキャッシュ制御プログラムを提供する。 - 特許庁
  • To provide a RAID apparatus to suppress an increase of processing time for managing a cache with a large capacity, and a RAID control program and a cache management method thereof.
    大容量のキャッシュを備えた場合においても、キャッシュの管理に係る処理時間の増大を抑制することができるＲＡＩＤ装置、ＲＡＩＤ制御プログラムおよびキャッシュ管理方法を提供すること。 - 特許庁
  • To provide an apparatus and a method for controlling cache of hard disk devices, the objects of which are to provide the hard disk device that quickly responds to a read out command and also to avoid a fragmented memory state of data that reflects the cache data stored in a cache buffer in the past.
    ハードディスク装置のキャッシュを制御する方法および装置に関し、読み出しコマンドに対しより速く応答するハードディスク装置を提供し、かつ、キャッシュ・バッファに以前から記憶されているキャッシュ・データを考慮してデータが断片化された状態で記憶されるのを回避することを目的とする。 - 特許庁
  • To provide a disc device capable of improving the hit efficiency in a cache buffer to a read request from a host device by looking only estimated data ahead and storing them in the cache buffer even in the receipt of a skip read request from the host device, and a cache control method for this device.
    ホストからのスキップ読出し要求があっても、予想されるデータのみを先読みしてキャッシュバッファに蓄えることで、ホスト装置からのリード要求に対するキャッシュバッファでのヒット効率を向上させるディスク装置及び同装置のキャッシュ制御方法を提供することにある。 - 特許庁
  • With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.
    ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁
  • To provide a network cache device and a network cache controlling method capable of using cache control of a hit rate higher than that of an LRU for a supposed access pattern and guaranteeing the prescribed value of data volume to be faulted also for an access pattern other than the supposed access pattern.
    本発明の課題は、仮定したアクセスパターンに対しては、ＬＲＵよりもさらにヒット率が高く、仮定したアクセスパターン以外に対しても、フォルトするデータ量の所定値が保証されるキャッシュ制御を用いたネットワークキャッシュ装置およびネットワークキャッシュ制御手法を提供することにある。 - 特許庁
  • In the buffer cache management method for managing data transfer between a non-volatile memory 1 and a buffer cache 8 prepared in a random access memory 2 by an operating system, flashing operation for reflecting update contents on a secondary recording medium in the cache 8 is executed in each user's writing operation.
    不揮発性メモリ１とランダムアクセスメモリ２上に用意されたバッファキャッシュ８との間のデータ転送をオペレーティングシステムで管理するバッファキャッシュ管理方法において、バッファキャッシュ８の二次記録媒体への更新内容を反映するフラッシュ動作をユーザの書き込み動作ごとに行う。 - 特許庁
  • To provide a cache TAG controlling method that does not damage the rapidity of the system while enabling error correction to be performed.
    エラーの訂正を可能としながら、システムの高速性を損なうことのないキャッシュＴＡＧ制御方法を提供する。 - 特許庁
  • Providing increased page density is an effective method for reducing DTLB and/or data cache errors.
    ページ密度の増加を提供することは、ＤＬＴＢおよび／またはデータキャッシュミスを減少するための効果的な方法である。 - 特許庁
  • To provide a method for providing information to dispersed users based on an integrative cache on a communication network.
    通信網上で統合型キャッシュを基盤として分散されたユーザーに情報を提供するための方法を提供する。 - 特許庁
  • This semiconductor device uses the method changing the access priority of the bus arbitration on the basis of a cache hit rate to perform the bus arbitration.
    キャッシュヒット率に基づいてバス調停のアクセス優先順位を変更し、バス調停を行う方法を用いる。 - 特許庁
  • To provide a method for managing replacement of sets in a locked cache, and to provide an apparatus, a computer program and a processor.
    ロックされたキャッシュ内のセットの置換を管理するための方法、装置、コンピュータ・プログラムおよびプロセッサを提供すること。 - 特許庁
  • To provide a method and device for using a cache system for reducing the overhead of a conventional RAID5 system.
    従来のＲＡＩＤ５システムのオーバヘッドを減少させるためにキャッシュシステムを用いる方法および装置を提供する。 - 特許庁
  • To provide a data transfer method to a high-speed host device in a disk array device with a large-capacity cache memory.
    大容量のキャッシュメモリを搭載するディスクアレイ装置において、高速なホスト装置へのデータ転送方法を提供する。 - 特許庁
  • To provide a cache coloring method considering relation of mutual functions in time of execution.
    本発明は、実行時における関数相互の関係を考慮したキャッシュカラーリング方式を提供することを目的とする。 - 特許庁
  • METHOD OF IMPROVING COMPUTER PERFORMANCE BY ADJUSTING TIME USED FOR PREEMPTIVE EXPELLING OF CACHE ENTRY
    キャッシュエントリのプリエンプティブな追い出しのために使用される時間を調整することによるコンピュータパフォーマンスの向上方法 - 特許庁
  • DATA PROCESSING SYSTEM FOR ACCURATELY FORMING INVALID MATCHING CONDITION SHOWING BROADCAST RANGE, CACHE SYSTEM, AND METHOD
    同報通信範囲を示す無効な整合状態を正確に形成するためのデータ処理システム、キャッシュ・システム、および方法 - 特許庁
  • STREAM DISTRIBUTION SYSTEM, STREAM SERVER DEVICE, CACHE SERVER DEVICE, AND STREAM RECORDING AND REPRODUCING APPARATUS, METHOD AND PROGRAM
    ストリーム配信システム、ストリームサーバ装置、キャッシュサーバ装置、ストリーム記録再生装置及びそれらの方法並びにそれらのプログラム - 特許庁
  • WIRED-OR TYPE PAGE BUFFER HAVING CACHE FUNCTION, NONVOLATILE SEMICONDUCTOR MEMORY DEVICE COMPRISING THE SAME AND ITS DRIVING METHOD
    キャッシュ機能を有するワイアードオアタイプのページバッファとこれを含む不揮発性半導体メモリ装置、およびその駆動方法 - 特許庁
  • In this method, a ranking guideline is established by means of a writable cache replacement control array 430.
    本発明に係る方法では、書き込み可能なキャッシュ置き換え制御アレイ４３０を用いて順位付け指針を確立する。 - 特許庁
  • If set to true, the output of the method will never be displayed (because the output is used to control the cache) dontCacheWhenTheResultIsFalse
    true を設定すると、メソッドの出力が表示されなくなります(キャッシュの制御用に出力が使用されるからです)。 dontCacheWhenTheResultIsFalse - PEAR
  • To provide a multi-path load-sharing system in a host computer, which accesses a data storage device with unshared cache method.
    非共有キャッシュ方式のデータ記憶装置にアクセスするホストコンピュータにおいてマルチパス負荷分散システムを提供する。 - 特許庁
  • To provide a structure and an operating method of a cache memory to permit speedup of access time while simplifying circuit structure.
    回路構成を簡易化しながら，アクセスタイムの高速化が可能なキャッシュメモリの構造および動作方法を提供する。 - 特許庁
  • METHOD FOR REDUCING STANDBY ELECTRICITY OF INTEGRATED CIRCUIT DEVICE, METHOD FOR OPERATING MEMORY ARRAY WITH CACHE OF INTEGRATED CIRCUIT, AND INTEGRATED CIRCUIT DEVICE
    集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 - 特許庁
  • INTER-WEB APPLICATION COMMUNICATION METHOD USING P2P, NETWORK SYSTEM FOR ACHIEVING THE SAME METHOD, CACHE SERVER AND ITS PROGRAM, AND WEB SERVER AND ITS PROGRAM
    Ｐ２Ｐを用いたＷｅｂアプリケーション間通信方法、その方法を実現するネットワークシステム、キャッシュサーバおよびそのプログラム、並びに、Ｗｅｂサーバおよびそのプログラム - 特許庁
  • Each of opposite network devices with an L2 section there-between determines a form of mutual connection with an opposite device at the time of generation or update of L2 address cache entry of the opposite device, selects an update method of the L2 address cache entry depending on the determination result, and updates the L2 address cache entry according the selected update method.
    Ｌ２区間を挟んで対向し合うネットワーク装置の各々において、対向装置についてのＬ２アドレスキャッシュエントリの生成時または更新時に、対向装置との相互接続の形態を判定し、その判定結果に応じて前記Ｌ２アドレスキャッシュエントリの更新方法を選択し、選択した更新方法に従って前記Ｌ２アドレスキャッシュエントリを更新する。 - 特許庁
  • To provide a new cache updating method capable of sufficiently utilizing the characteristic of a nonblocking system capable of continuing the processing of a subsequent instruction even while requesting a main storage for data read due to a cache miss.
    キャッシュミスによるデータ読み出しのリクエストを主記憶に出しながらも後続命令の処理が継続できるというノンブロッキング方式のキャッシュの特徴を十分に活用し得る新規なキャッシュ更新方法を提供する。 - 特許庁
  • To provide an information processor equipped with a page history memory cache for varying a page size by reducing the deterioration of system performance and a variable page size corresponding page history memory cache method.
    本発明は、システム性能の低下を抑えてページサイズを可変にできるページ履歴メモリキャッシュを備えた情報処理装置および可変ページサイズ対応ページ履歴メモリキャッシュ方法を提供することを課題とする。 - 特許庁
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 19 20 次へ＞

例文データの著作権について