「cache replacement」を含む例文一覧(53)
1 2 次へ＞- POST CACHE REPLACEMENT
ポストキャッシュ置換 - 特許庁 - CACHE REPLACEMENT DEVICE AND CACHE REPLACEMENT METHOD
キャッシュリプレース装置及びキャッシュリプレース方法 - 特許庁 - TRAFFIC CACHE SYSTEM, CACHE REPLACEMENT METHOD, CACHE DEVICE, AND CACHE PROGRAM
トラヒックキャッシュシステム及びキャッシュ置き換え方法及びキャッシュ装置及びキャッシュプログラム - 特許庁 - To provide a cache line replacement method that can reduce a cache miss rate.
キャッシュミス率を低減できるキャッシュライン入れ替え方式の提供。 - 特許庁 - DEVICE HAVING CACHE MEMORY, METHOD FOR FORBIDDING SELECTION OF DEFECTIVE CACHE MEMORY, AND CACHE REPLACEMENT MANAGEMENT DEVICE
キャッシュメモリを備えた装置、欠陥キャッシュエントリの選択禁止方法、及びキャッシュ置換管理装置 - 特許庁 - To solve the problem that data in a cache memory can not be completely protected from replacement in a conventional cache memory replacement system.
従来のキャッシュメモリリプレース方式では、キャッシュメモリにあるデータを完全にリプレースから保護できない。 - 特許庁 - To provide a system and a method for post cache replacement.
ポストキャッシュ置換システムおよび方法を提供すること。 - 特許庁 - REPLACEMENT CONTROL METHOD FOR SHARED CACHE MEMORY AND DEVICE THEREFOR
共有キャッシュメモリのリプレイスメント制御方法及びその装置 - 特許庁 - To provide a cache replacement device and a cache replacement method, capable of selecting data related a thread not during execution as a replacement target.
実行中でないスレッドに関連するデータを置換対象として選択することが可能なキャッシュリプレース装置及びキャッシュリプレース方法を提供する。 - 特許庁 - MULTIPROCESSOR SYSTEM, SYSTEM BOARD, AND CACHE REPLACEMENT REQUEST PROCESSING METHOD
マルチプロセッサシステム，システムボードおよびキャッシュリプレース要求処理方法 - 特許庁 - SET ASSOCIATIVE CACHE SYSTEM HAVING ADAPTIVE REPLACEMENT CONTROL FUNCTION, AND CACHE CONTROL METHOD
適応置換制御機能を有するセット・アソシアティブ方式のキャッシュシステム及びキャッシュ制御方法 - 特許庁 - DECOUPLING STORAGE CONTROLLER CACHE READ REPLACEMENT FROM WRITE RETIREMENT
記憶コントローラのキャッシュ読出し置換の書込み消却からの分離 - 特許庁 - The locked cache part is locked so that the automatic replacement processing can not change the contents of the locked cache.
ロックド・キャッシュ部分は、自動置換処理がロックド・キャッシュの内容を変更できないよう、ロックされる。 - 特許庁 - To inhibit replacement of data to which access is frequently made in a cache memory.
キャッシュメモリにおいて、頻繁にアクセスされるデータのリプレースを禁止する。 - 特許庁 - The normal cache part is controlled by automatic replacement processing of hardware performance.
通常キャッシュ部分は、ハードウェア実行の自動置換処理で制御される。 - 特許庁 - A cache replacement request loop-back circuit 140 determines whether an output request is a cache replacement request by a loop-back determination circuit 141.
キャッシュリプレース要求折り返し回路１４０は，折り返し判定回路１４１によって，出力されたリクエストがキャッシュリプレース要求か否かを判定する。 - 特許庁 - The core processor logic loads the first new instruction from the patch table into the patch buffer, stores the first replacement cache line from the patch buffer into the lockable cache, and locks the first replacement cache line into the lockable cache.
該コアプロセッサ論理は、第一新命令を該パッチテーブルから該パッチバッファ内にロードし、該第一置換キャッシュラインを該パッチバッファから該ロック可能なキャッシュ内に格納し、且つ該第一置換キャッシュラインを該ロック可能なキャッシュ内にロックさせる。 - 特許庁 - A replacement core ID determination circuit 711 and a replacement way mask generation circuit 703 determines a replacement way candidate 709 upon the occurrence of a cache miss.
置換コアＩＤ決定回路７１１及び置換ウェイマスク生成回路７０３は、キャッシュミスの発生時に、置換ウェイ候補７０９を決定する。 - 特許庁 - To provide a microcomputer capable of preventing unnecessary replacement of cache lines in an instruction cache and meaningless writing of cache lines.
命令キャッシュにおけるキャッシュラインの無駄な置き換え及び無意味なキャッシュラインの書き込みが発生することを防止することができるマイクロコンピュータを提供する。 - 特許庁 - A requests other than the cache replacement request is output to the local bus 300a.
キャッシュリプレース要求以外のリクエストは，ローカルバス３００ａに出力される。 - 特許庁 - To shorten latency in the case of a cache miss by making a start in advance of a cache memory reference instruction and performing data replacement.
キャッシュメモリ参照命令の実行より先行して起動してデータリプレースを行い、キャッシュミス時のレーテンシを短縮する。 - 特許庁 - To reduce replacement penalty in a cache miss without increasing the load of a CPU.
ＣＰＵの負荷を増大させることなく、キャッシュ・ミス時の置き換えペナルティを減少させる。 - 特許庁 - After the data are moved, a defective sector on a disk cache is subjected to substitution processing by a slipping replacement method.
データ移動後、ディスクキャッシュ上の欠陥セクタをスリッピング・リプレースメント法により代替処理する。 - 特許庁 - To improve the effect of a cache memory by storing the command and the data needing high-speed access in the cache memory in advance, and controlling the replacement operation in the cache memory by CPU access thereafter.
高速アクセスを必要とする命令やデータを予めキャッシュメモリ内に格納し、その後のＣＰＵアクセスによるキャッシュメモリ内の置換動作を制御し、キャッシュメモリの効果をあげる。 - 特許庁 - When the data in the address region are written in a cache memory according to cache mistake, the replacement protection bit L of the write entry is set as a valid value.
キャッシュミスによりアドレス領域内のデータをキャッシュメモリに書き込むときに、書き込むエントリのリプレース保護ビットＬを有効な値に設定する。 - 特許庁 - To provide a shared cache memory device for a multiprocessor which prevents the replacement of a shared cache memory and also prevents a hit ratio and throughput from falling.
共有キャッシュメモリのリプレスメントの防止、ヒット率とスループットの低下を防止するマルチプロセッサ用共有キャッシュメモリ装置を提供すること。 - 特許庁 - This cache replacement device has: a cache tag table 33a comprising a plurality of ways or sets; a thread comparator 36a connected to the cache tag table 33a; and a way determination circuit 37a connected to the cache tag table 33a and the thread comparator 36a.
複数のウェイまたはセットからなるキャッシュタグテーブル３３ａと、キャッシュタグテーブル３３ａに接続されたスレッド比較器３６ａと、キャッシュタグテーブル３３ａ及びスレッド比較器３６ａに接続されたウェイ決定回路３７ａとを具備する。 - 特許庁 - To reduce a cache miss rate and to suppress the degradation of performance by suppressing excess replacement of cache tags in a CPU as to an information processing system loaded with a CPU having a cache and a system controller having a copy (snoop tag) of a tag of the cache and provided with a CPU from which the replacement information of a cache tag is not issued.
キャッシュを有するＣＰＵと、そのキャッシュのタグのコピー（スヌープタグ）を有するシステムコントローラを搭載し、かつキャッシュタグのリプレース情報の発行がないＣＰＵを持つ情報処理システムにおいて、ＣＰＵ内のキャッシュタグの過剰なリプレースを抑制することにより、キャッシュミス率を減らし、性能低下を抑えることを目的とする。 - 特許庁 - This computer is provided with a cache memory 10 including cache ways 15 and 17 constituted of cache blocks B1-B8 and a cache controlling part 30 for turning the cache blocks B1-B8 storing data having an address included in a designated address area into a state inhibiting replacement with other address data according to a supplied instruction, or for releasing the replacement inhibiting state.
キャッシュブロックＢ１〜Ｂ８からなるキャッシュウェイ１５，１７を含むキャッシュメモリ１０と、指定されたアドレス領域に含まれるアドレスを持つデータを記憶しているキャッシュブロックＢ１〜Ｂ８を、供給される命令に応じて別アドレスデータへの置換禁止状態とし又は該禁止状態を解除等するキャッシュ制御部３０とを備えた計算機を提供する。 - 特許庁 - METHOD FOR MANAGING REPLACEMENT OF SETS IN LOCKED CACHE, COMPUTER PROGRAM, CACHING SYSTEM AND PROCESSOR
ロックされたキャッシュ内のセットの置換を管理するための方法、コンピュータ・プログラム、キャッシング・システムおよびプロセッサ - 特許庁 - A hit mistake counting circuit 300 to hold frequency in which cache hit or cache erroneous hit are continuously generated corresponding to each entry and a writing control circuit 400 to control whether the replacement of entry of the cache memory is inhibited or not are include in the cache memory.
キャッシュメモリの各エントリに対応してキャッシュヒットまたはキャッシュミスヒットが連続して発生している回数を保持するヒットミスカウント回路３００と、キャッシュメモリのエントリのリプレースを禁止するか否かを制御する書込制御回路４００とを含む。 - 特許庁 - When a replacement object way is selected according to the cache mistake according to following access to any region other than the address region, the way of the entry whose replacement protection bit L is valid is prevented from being selected so that the data on the cache memory can be protected from being replaced.
以降のアドレス領域外のアクセスによるキャッシュミスでリプレース対象ウェイを選択するときには、リプレース保護ビットＬが有効なエントリのウェイは選択されず、キャッシュメモリ上のデータをリプレースから保護される。 - 特許庁 - This guideline can be dynamically changed when data are written in the cache replacement control array 430.
この指針はキャッシュ置き換え制御アレイ４３０にデータを書き込むことにより動的に変更することができる。 - 特許庁 - To reliably prevent a reduction in the speed of response to a mounting request (processing request) from a data processing apparatus, even just after the replacement of a cache of a virtual library apparatus with another new cache, down from the speed of response in normal operation before the cache replacement.
仮想ライブラリ装置のキャッシュを新たに別のキャッシュに取り替えた直後でも、データ処理装置からのマウント要求（処理要求）に対する応答速度が、キャッシュ交換前の通常運用中の応答速度よりも遅くなるようなことを確実に抑止できるようにする。 - 特許庁 - When data that is read from the remote memory and stored in an L2 cache 304 is evacuated by replacement processing, the evacuated data is stored in a tertiary cache that is virtually provided in a low rank of the L2 cache 304.
リモートメモリから読み出してＬ２キャッシュ３０４に記憶されているデータがリプレース処理によって追い出された場合、その追い出されたデータを、Ｌ２キャッシュ３０４の下位に仮想的に設けた３次キャッシュに記憶する。 - 特許庁 - To improve replacement of cache lines in a cache memory to prevent the occurrence of a possibility of needed data being unavailable causing a long latency to obtain the data.
キャッシュメモリにおけるキャッシュラインの置き換えを改善し、必要とするデータが利用不可能となる可能性が生じ、データの取得に長いレイテンシが生じるのを防ぐ。 - 特許庁 - Specifically, cache lines corresponding to registers used as base addresses are excluded from objects of replacement, and when the registers are overwritten, the corresponding cache lines are included as objects of replacement.
具体的には、ベースアドレスとして使用したレジスタに対応するキャッシュラインを入れ替え対象から除外する制御を行い、当該レジスタに上書きが行われた場合に、対応するキャッシュラインを入れ替え対象とする制御を行う。 - 特許庁 - To provide a method for managing replacement of sets in a locked cache, and to provide an apparatus, a computer program and a processor.
ロックされたキャッシュ内のセットの置換を管理するための方法、装置、コンピュータ・プログラムおよびプロセッサを提供すること。 - 特許庁 - In this method, a ranking guideline is established by means of a writable cache replacement control array 430.
本発明に係る方法では、書き込み可能なキャッシュ置き換え制御アレイ４３０を用いて順位付け指針を確立する。 - 特許庁 - By referring to the information of the call stack, a cache line selection processing part 40 selects a cache line for storing data which are not referenced in the following execution of the program, and preferentially defines the cache line as the object of replacement.
キャッシュライン選択処理部４０は、コールスタックの情報を参照することにより、以後のプログラムの実行において参照されることがないデータを保持するキャッシュラインを選択し、前記キャッシュラインを優先的に入れ替え対象とする。 - 特許庁 - To provide a technology for reducing the number of memory directory updates during block replacement in a system having a directory-based cache.
ディレクトリ・ベースのキャッシュを有するシステムにおいてブロック置換中に、メモリ・ディレクトリ更新の回数を少なくするための技術を提供する。 - 特許庁 - To provide a technique which prevents a load from applying to a global bus by a cache replacement request related with a multiprocessor system.
マルチプロセッサシステムに関し，キャッシュリプレース要求によってグローバルバスに負荷がかかることを防ぐことが可能となる技術を提供する。 - 特許庁 - The cache replacement request is output to a selector 142 and sent to a request processing part 114 at the timing without any effective request in the global bus 301.
キャッシュリプレース要求は，セレクタ１４２に出力され，グローバルバス３０１に有効なリクエストがないタイミングで，リクエスト処理部１１４に送られる。 - 特許庁 - To provide a content replacement system which quickly replacements contents in a distributed server without reducing a cache hit rate in the distributed server.
分散拠点サーバでのキャッシュヒット率を低下させることなく迅速に分散拠点サーバ内のコンテンツを入替えるコンテンツ入替えシステムを提供する。 - 特許庁 - In this status, when the replacement of the latest data is generated by a processor 16 by the cache unit having the write ownership, the write ownership is transferred to the cache unit having the latest data, and the copy back of the latest data to the main storage 28 is suppressed from being performed until the cache unit owning the latest data becomes one.
この状態で、書込所有権を有するキャッシュユニットでプロセッサ１６による最新データのリプレースが発生した場合、書込所有権を最新データを保有しているキャッシュユニットに委譲し、最新データを保有するキャッシュユニットが１つになるまで主記憶２８への最新データのコピーバックを抑止して行わないようにする。 - 特許庁 - The adapters 1, 2, the cache memory, and the common bus, are duplicated for realizing fallback operation in the case of a fault, and the joint part of each adapter, the cache memory and the common bus can be hot-swapped so that maintenance check and part replacement can be carried out without stopping the system.
アダプタ１，２，キャッシュメモリ及びコモンバスは二重化され、障害時の縮退運転を可能とし、また各アダプタ及びキャッシュメモリとコモンバスとの結合部は、活線挿抜可能としシステム無停止で保守点検部品交換を可能とする。 - 特許庁 - To provide a technique for preventing a mistake of erroneously making a cache replacement request to a retry, while reducing a hardware volume, in relation to a system controller which performs prevention of queuing of requests of the same address.
同一アドレスのリクエストのキューイング防止を行うシステムコントローラに関し，ハードウェア量を削減しつつも，キャッシュリプレース要求を誤ってリトライとすることを防止する技術を提供する。 - 特許庁 - To enhance processing efficiency by reducing a case in which a processable trailing move in request is forced to be in standby by a precedence move in request in the cache memory of an invalidation-free system CPU (Central Processing Unit) when replacement of interest is in clean.
リプレース対象がクリーンな場合、無効化しない方式のCPUのキャッシュメモリにおいて、処理が可能な後続ムーブイン要求が先行ムーブイン要求により待機させられるケースを削減させ処理効率を向上させる。 - 特許庁 - This ROM patching device includes (1) a patch buffer for storing a first replacement cache line containing a first new instruction suitable for replacing at least a portion of the codes in the ROM, (2) a lockable cache, and (3) a core processor logic operable to read from an associated memory a patch table containing a first table entry.
本発明に基づくＲＯＭパッチング装置は、（１）ＲＯＭ内のコードの少なくとも一部を置換するのに適した第一新命令を包含する第一置換キャッシュラインを格納するパッチバッファ、（２）ロック可能なキャッシュ、（３）第一テーブルエントリを包含するパッチテーブルを関連するメモリから読取るべく動作可能なコアプロセッサ論理を有している。 - 特許庁 - To obtain a process replacing device capable of allocating a process that should be newly executed to an optimum processor which does not have so many cache errors without lowering the accuracy of replacement processing and the speed of processing time and its replacing method in a multiprocessor system.
マルチプロセッサシステムで、新たに実行すべきプロセスを、入れ替え処理の精度と処理時間の速度を落とすことなく、キャッシュミスの少ない最適なプロセッサに割り当てることができるプロセスの入れ替え装置および入れ替え方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
