「clock speed」に関連した英語例文の一覧と使い方

「clock speed」を含む例文一覧(996)

1 2 3 4 5 6 7 8 9 10 11 .... 19 20 次へ＞

Clock speed (Hz)4.00E+07
クロック速度 (Hz)4.00E+07 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』
SUPER HIGH-SPEED CLOCK EXTRACTING CIRCUIT
超高速クロック抽出回路 - 特許庁
To provide a clock signal generation circuit which generates a high-speed 4 phase clock signal.
高速な４相クロック信号を生成する。 - 特許庁
the clock speed of the CPU
CPU(中央処理装置)のクロック速度 - コンピューター用語辞典
change the clock speed with a hardware switch
ハードウェアスイッチでクロックスピードを変える - 研究社英和コンピューター用語辞典
HIGH SPEED SYMBOL CLOCK SYNCHRONIZING METHOD AND DEVICE
高速シンボルクロック同期方法及び装置 - 特許庁
A clock conversion section 21 generates a high speed clock CLK3 having a frequency twice or more higher than a low speed clock CLK2.
クロック変換部２１は、低速クロックCLK2よりも２倍以上高い周波数の高速クロックCLK3を生成する。 - 特許庁
The clock control unit 30 controls a clock speed to be output from the clock generation circuit 26.
クロック制御部３０は、クロック発生回路２６が出力するクロック速度を制御する。 - 特許庁
CLOCK ADJUSTING APPARATUS AND CLOCK ADJUSTING METHOD OF HIGH-SPEED SERIAL BUS
高速シリアルバスのクロック調整装置およびクロック調整方法 - 特許庁
HIGH-SPEED CYCLE CLOCK SYNCHRONOUS MEMORY AND MEMORY SYSTEM
高速サイクルクロック同期メモリ及びメモリシステム - 特許庁
A counter counts how many high-speed clock signals are generated within a prescribed clock period of a low-speed clock signal.
低速クロック信号の所定クロック周期内に、高速クロック信号がいくつ生成されたかをカウンタでカウントする。 - 特許庁
A clock signal supplying means 12 supplies a high-speed clock frequency and a low-speed clock frequency to a microcomputer 11.
クロック信号供給手段１２は、高速クロック周波数、及び低速クロック周波数をマイコン１１へ供給する。 - 特許庁
To perform level conversion of a clock in a high speed, and to prevent delay of the clock.
クロックのレベルの変換を高速化し、クロックの遅延を防止する。 - 特許庁
The clock frequency control circuit 46 changes a frequency value of the low-speed clock generated by a low-speed clock generation part 14 or the high-speed clock generated by a high-speed clock generation part 4 on the basis of the frequency setting value.
クロック周波数制御回路４６は、周波数設定値に基き、高速クロック発生部４が発生する高速クロックまたは低速クロック発生部１４が発生する低速クロックの周波数値を変化させる。 - 特許庁
A frequency error counting circuit 11 calculates a frequency error between a high speed clock and a low speed clock.
周波数誤差カウント回路１１は高速クロックと低速クロックとの周波数誤差を求める。 - 特許庁
A reference clock and a high speed clock with higher frequency are given from outside.
外部より、基準クロックと、より周波数の高い高速クロックを与える。 - 特許庁
The measurement of clock errors in the low-speed clock by the high-speed clock is executed in time division by the plurality of communication devices 201 to 203.
高速クロックによる低速クロックのクロック誤差の計測を複数の通信デバイス２０１〜２０３で時分割に実行する。 - 特許庁
The microcomputer 10 includes a low-speed clock confirmation part 40 for deciding a state of the low-speed clock.
マイクロコンピュータ１０に低速クロックの状態を判定するための低速クロック確認部４０を備える。 - 特許庁
A low speed clock circuit 211 outputs a low speed clock signal 212 having a low accuracy, compared with it.
低速クロック回路２１１の出力する低速クロック信号２１２はこれと比較すると低精度である。 - 特許庁
HIGH-SPEED SERIAL COMMUNICATION UTILIZING DUTY RATIO OF CLOCK
クロックのデューティ比を活用した高速度シリアル通信 - 特許庁
This microprocessor operates at an internal clock speed of 133 MHz.
このマイクロプロセッサーは内部クロックスピード 133 MHz で動作する - 研究社英和コンピューター用語辞典
To secure synchronism between an external clock and a DQ output even in a high-speed clock.
高速クロックにおいても外部クロックとＤＱ出力との同期を確保する。 - 特許庁
To provide a clock reproduction device for reproducing a stable clock at high speed.
高速で安定したクロックを再生できるクロック再生装置を提供すること。 - 特許庁
To provide a high-accuracy D-A converter that does not require any high-speed clock.
高速クロックを必要としない高精度Ｄ／Ａ。 - 特許庁
To provide a clock generating circuit which operates at high speed to generate an accurate clock signal for clock data recovery.
高速動作するクロック・データリカバリのための正確なクロック信号を生成するクロック生成回路を提供する。 - 特許庁
A sampling clock oscillator 4 oscillates a sampling clock S3, whose speed is a multiple of about 2N (N is an integer 2 or larger) of a speed of a clock of the unipolar signal S2.
サンプリングクロック発振器４ユニポーラ信号Ｓ２のクロックのほぼ２^N （Ｎは２以上の整数）倍の速度のサンプリングクロックＳ３を生じる。 - 特許庁
To secure synchronism between an external clock and a DQ output even in the case of a high-speed clock.
高速クロックにおいても外部クロックとＤＱ出力との同期を確保する。 - 特許庁
When transferring to a low speed operation mode from a high speed operation mode, a program for the low speed clock operation is transferred to a RAM 12 from a flash memory 11, and an operation clock is switched to a low speed clock from a high speed clock, and operation of the flash memory 11 is stopped.
高速動作モードから低速動作モードへ移行する際、低速クロック動作用プログラムをＦｌａｓｈメモリ１１からＲＡＭ１２に転送し、動作クロックを高速クロックから低速クロックに切り替え、Ｆｌａｓｈメモリ１１の動作を停止させる。 - 特許庁
To improve the reliability of detecting that a high-speed oscillator stably generates a high-speed clock signal when being shifted to a normal mode operated by the high-speed clock signal in an information processing system, which is operated by a low-speed clock signal and a high-speed clock signal.
低速クロック信号と高速クロック信号とにより動作する情報処理システムにおいて、高速クロック信号により動作するノーマルモードへの移行時に、高速発振器から高速クロック信号が安定して生成されていることの検知の信頼性を高める。 - 特許庁
To provide a sheet computer for operating at a high speed by solving the decrease of an operating speed due to the clock delay of a system clock.
システムクロックのクロック遅延による動作速度の低下を解消し、高速動作可能なシートコンピュータを提案する。 - 特許庁
～ is directly related to the chip's clock speed or number of pulses
～はチップのクロック速度つまりパルス数に直接関与する - コンピューター用語辞典
Since the definite multiplication clock generator 31 is disposed, an external clock is utilized as the reference clock by making it high speed even when the speed is low (low frequency).
定倍クロック発生器３１が設けられるので、外部クロックが低速（低周波数）でも、高速化して基準クロックとして利用することができる。 - 特許庁
A double-speed clock generation block 20 generates a double- speed clock 2xCLK which has a frequency twice as high as that of the reference clock of the 1st video signal.
倍速クロック生成ブロック２０では、第１映像信号の基準クロックの２倍の周波数を有する倍速クロック２ｘＣＬＫを生成する。 - 特許庁
To provide a clock switching circuit which generates no glitch when a clock signal is switched and can switch the clock signal at a high speed.
クロック信号の切換時にグリッチが発生せず、かつクロック信号の高速切換が可能なクロック切換回路を提供する。 - 特許庁
The clock generator generates a plurality of clock frequencies and generates a low speed clock frequency when there is no write or read request to the memory in place of a usual clock frequency (high speed clock frequency).
クロック発生器は複数のクロック周波数を発生すると共に、メモリへの書き込み要求や読み出し要求がないときには、通常のクロック周波数（高速のクロック周波数）から低速のクロック周波数に切り替える。 - 特許庁
A corresponding digital bit to express an internal clock cycle is generated in response to each cycle of the internal clock and the digital bit is outputted to the emulation controller as output clock speed different from clock speed of the internal clock.
内部クロックの各サイクルに応答して、内部クロックサイクルを表す、対応するデジタルビットが生成され、該デジタルビットは、内部クロックのクロック速度とは異なる出力クロック速度として、エミュレーションコントローラへ出力される。 - 特許庁
METHOD AND SYSTEM FOR DETECTING DATA SPEED FOR MULTI- SPEED EMBEDDED CLOCK SERIES RECEIVER
マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム - 特許庁
The speed with which an instruction is executed is directly related to the computer's built-in clock speed
命令の実行速度はそのコンピュータが内蔵しているクロックの速度によって決まる - コンピューター用語辞典
The sub-CPU 2 operates in a stand-by time by using a low speed first clock CLK1 as an operating clock.
待機時にサブＣＰＵ２は、低速の第１クロックＣＬＫ１を動作クロックとして動作している。 - 特許庁
PRECISION, HIGH SPEED DELAY SYSTEM FOR GIVING NEW DELAY VALUE TO DELAYED CLOCK EDGE FOR EVERY CLOCK PERIOD
クロック周期毎に遅延クロック・エッジに新たな遅延値を与えるための精密高速遅延システム - 特許庁
To provide a symbol synchronizing device which achieves high-speed synchronization with a clock timing and maintains the synchronized clock timing stably.
クロックタイミングを高速に同期しながら、同期したクロックタイミングを安定して維持したい。 - 特許庁
In addition to the extended transmission clock generating device 16 which requires a long time to restart the clock although the power consumption is low, the device is provided with a low-speed clock generating device 17 which generates a low-speed clock CLK#2 having a lower clock frequency than the transmit clock CLK#1 from the clock generating device 16.
低消費電力であるがクロック再開に時間を要する拡張伝送クロッククロック発生装置１６の他に、そのクロック発生装置１６からの伝送クロックＣＬＫ＃１よりもクロック周波数の低い低速クロックＣＬＫ＃２を発生する低速クロック発生装置１７が設けられている。 - 特許庁
A high-speed oscillator 11, a medium-speed oscillator 12 and a low-speed oscillator 13 are provided as clock sources of system clocks.
システムクロックのクロック源として、高速発振器１１、中速発振器１２、低速発振器１３が設けられる。 - 特許庁
To provide a microprocessor capable of easily changing a processing speed to a prescribed speed independently of an operation clock speed.
処理速度を動作クロック速度によらず、所定の速度に容易に変更できるマイクロプロセッサを提供する。 - 特許庁
To provide a flow meter and a flow meter system which switch from a low-speed clock to a high-speed clock according to calculation amount.
演算量に応じて低速クロックから高速クロックに切り替える流量計および流量計システムを提供する。 - 特許庁
For example, the CPU clock CLK_CPU is set higher in speed than the bus clock CLK_BUS in order to perform the high-speed operation of the CPU.
例えばＣＰＵの高速動作を行うために、ＣＰＵクロックＣＬＫ_ＣＰＵをバスクロックＣＬＫ_ＢＵＳよりも高速にする。 - 特許庁
CIRCUIT AND METHOD FOR EVALUATION OF OPERATING SPEED FOR CLOCK SYNCHRONOUS CIRCUIT
クロック同期式回路用動作速度評価回路及び方法 - 特許庁
The communication speed setting unit 41 specifies a clock to be selected by a clock selector 52 to determine the operation speed of the dual-port RAM 51.
通信速度設定部４１はクロックセレクタ５２で選択するクロックを指定し、デュアルポートＲＡＭ５１の動作速度を決定する。 - 特許庁
A transfer clock generation circuit 20 counts the high speed clock of a count value which is set in a counter 22 and generates a transfer clock.
転送クロック生成回路２０は、カウンタ２２に設定されるカウント値の高速クロックをカウントし、転送クロックを発生させる。 - 特許庁
An internal clock generating circuit (3) generates internal clock signals (CLKP, CLKN, CLK) at double the speed of an external clock signal in a test mode.
内部クロック発生回路（３）は、テストモード時においては、外部クロック信号の２倍の速度で内部クロック信号（ＣＬＫＰ，ＣＬＫＮ，ＣＬＫ）を生成する。 - 特許庁

1 2 3 4 5 6 7 8 9 10 11 .... 19 20 次へ＞

例文データの著作権について

日英対訳文対応付けデータ
この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”

邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』
This work has been released into the public domain by the copyright holder. This applies worldwide.

日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。