「clock stop」を含む例文一覧(276)

1 2 3 4 5 6 次へ＞
  • Clock stop!
    ストップ! - 映画・海外ドラマ英語字幕翻訳辞書
  • Stop the clock!
    時計を止めろ! - 映画・海外ドラマ英語字幕翻訳辞書
  • CLOCK STOP DETECTING CIRCUIT
    クロック停止検出回路 - 特許庁
  • CLOCK STOP DETECTION CIRCUIT AND CLOCK STOP DETECTION METHOD
    クロック停止検出回路およびクロック停止検出方法 - 特許庁
  • CLOCK SIGNAL STOP DECISION CIRCUIT
    クロック信号停止判定回路 - 特許庁
  • CIRCUIT WITH CLOCK STOP DETECTING FUNCTION
    クロック停止検出機能付回路 - 特許庁
  • CLOCK STOP COUNTERMEASURE CIRCUIT AND CLOCK STOP COUNTERMEASURE METHOD FOR MEMORY PWA
    メモリＰＷＡのクロック停止対策回路及びクロック停止対策方法 - 特許庁
  • Get his attention, stop the clock.
    これで注意を引いて 時計を止める - 映画・海外ドラマ英語字幕翻訳辞書
  • CLOCK OSCILLATION STOP DETECTION FUNCTION-EQUIPPED ENCODER
    クロック発振停止検出機能付きエンコーダ - 特許庁
  • Finally, if you squatted down to stop the alarm clock
    時計のベルを止めるためにしゃがめば - 映画・海外ドラマ英語字幕翻訳辞書
  • CLOCK STOP DETECTING CIRCUIT, AND SEMICONDUCTOR DEVICE
    クロック停止検知回路及び半導体装置 - 特許庁
  • Why did the table clock stop working?
    なぜその置時計は動かなくなったのですか？ - Weblio Email例文集
  • DUPLEX OUTPUT DEVICE AND CLOCK STOP DETECTION DEVICE
    二重化出力装置およびクロック停止検知装置 - 特許庁
  • The clock signal output of a clock oscillator 31 is supplied to a clock signal stop judging circuit 41.
    クロック発振器３１のクロック信号出力は、クロック信号停止判定回路４１に供給される。 - 特許庁
  • Clock propagation drivers 11 and 12 inside a clock propagation circuit 10 stop propagation of a clock signal CLK, according to a clock stopping control signal SCS.
    クロック伝搬回路10内のクロック伝搬ドライバ11及び12は、クロック停止制御信号SCSに応じてクロック信号CLKの伝搬を停止する。 - 特許庁
  • When the latch clock generation part 4 receives the latch stop signal, it stops a latch clock.
    ラッチクロック生成部４は、ラッチ停止信号の供給を受けると、ラッチクロックを停止させる。 - 特許庁
  • OSCILLATION STOP DETECTING CIRCUIT AND ELECTRONIC CLOCK USING THE SAME
    発振停止検出回路およびこれを用いた電子時計 - 特許庁
  • When the clock signal stop judging circuit 41 judges that the clock signal has stopped, it transmits stop judgement output.
    クロック信号停止判定回路４１がクロック信号の停止を判定すると、その停止判定出力を送出する。 - 特許庁
  • This clock control signal generation circuit (101) forms a control signal for clock switching in a clock selector performing the switching between a plurality of clock signals including a first clock signal based on a first clock stop permission signal, a second clock stop permission signal, and a clock resumption permission signal.
    クロック制御信号生成回路（１０１）は、第１のクロック停止許可信号と、第２のクロック停止許可信号と、クロック再開許可信号とに基づいて、第１のクロック信号を含む複数のクロック信号間の切り替えを行うクロックセレクタにおけるクロック切り替えの制御信号を形成する。 - 特許庁
  • At the time of executing a clock stop instruction, a clock stop controlling part 12 sets 1 in an F/F 13, and stops the supply of a clock CLK to a processor core 11.
    クロック停止命令の実行時、クロック停止制御部１２はＦ／Ｆ１３に１を設定しクロックＣＬＫのプロセッサコア１１への供給を停止する。 - 特許庁
  • Therefore, the clock signal is stopped after output of both the reset instruction and the clock stop instruction even when the clock stop instruction is output before the reset instruction.
    このため、リセット命令に先行してクロック停止命令が出力された場合にも、両者が出力された後にクロック信号が停止される。 - 特許庁
  • When a clock is switched, a CPU turns on a stop flag to stop IPCLK temporarily and turns off the stop flag after switching to resume clock supply.
    切り替え時にはＣＰＵより停止フラグをオンにすることでＩＰＣＬＫを一次停止し、切り替え後に停止フラグをオフにしてクロック供給を再開する。 - 特許庁
  • Then, the supply or stop of the clock signal to the Local Clock Domain 419, 420 and 421 is controlled by a Clock Gating Box 308 according to the generated gate signal.
    そして、生成されるゲート信号により、Local Clock Domain４１９、４２０、４２１に対するクロック信号の供給または停止をClock Gating Box３０８で制御する構成を特徴とする。 - 特許庁
  • The bell on denkawasan's alarm clock wouldn't stop ringing...
    この 傳川さんの目覚まし時計の ベルが全然鳴り止まなくて...。 - 映画・海外ドラマ英語字幕翻訳辞書
  • A clock buffer with a clock stop function is inserted into a clock line connected to a flip-flop to be controlled for a clock stop individually by using a clock tree construction tool for inserting a clock buffer into the clock line so that clocks to be supplied to the flip-flops in an integrated circuit device are synchronized.
    集積回路装置内のフィリッププロップに供給されるクロックの同期がとれるように、クロックラインにクロックバッファを挿入するクロックツリー構築ツールを用いて、個別にクロック停止の制御を行いたいフィリッププロップに接続されたクロックラインに、クロック停止機能付きクロックバッファを挿入する。 - 特許庁
  • The input stop circuit cancels the stop of the PLL input clock when the PLL stops.
    入力停止回路は、ＰＬＬが停止したならば、ＰＬＬ入力クロックの阻止を解除する。 - 特許庁
  • The output stop circuit cancels the stop of the PLL output clock when the PLL is locked again.
    出力停止回路は、ＰＬＬが再ロックしたならば、ＰＬＬ出力クロックの阻止を解除する。 - 特許庁
  • When my alarm clock goes off, I always stop it in my sleep.
    目覚し時計が鳴ると、いつも寝ているうちに止めてしまうのです。 - Tanaka Corpus
  • When my alarm clock goes off, I always stop it in my sleep.
    目覚し時計が鳴ると、いつも寝ているうちに止めてしまうのです。 - Tatoeba例文
  • A sub-clock switching control part 202 has a second counter for counting the logical OR of the sub-clock and the first main clock stop flag at the fall of the sub-clock when the first main clock stop flag occurs.
    サブクロック切替制御部２０２は、前記第１のメインクロック停止フラグが発生した時点で、前記サブクロックと該サブクロックの立ち下がり時における前記第１のメインクロック停止フラグとの論理和信号をカウントする第２のカウンタを有する。 - 特許庁
  • A clock detection circuit 14, upon detecting the output stop of a clock signal 22 from the CPU 11, outputs a supply stop signal 23, and a clock stop circuit 13 in turn stops the supply of a reference clock 21 to the CPU 11.
    クロック検知回路１４はＣＰＵ１１からのクロック信号２２の出力が停止したことを検知すると供給停止信号２３を出力し、これを受けたクロック停止回路１３はＣＰＵ１１への基準クロック２１の供給を停止する。 - 特許庁
  • Also, the system is equipped with the circuit with a clock stop detection circuit for monitoring a clock for the WDT counter 12 operation, thereby generating interruption to the CPU 1 by clock stop detection and outputting an emergency stop-signal.
    また、ＷＤＴカウンタ１２動作用クロックを監視し、クロック停止検出によってＣＰＵ１に対して割り込みを発生させると共に、外部に非常停止信号を出力するクロック停止検出回路を備えた。 - 特許庁
  • To provide a clock monitoring circuit capable of surely monitoring a clock stop with a simple circuit configuration by enabling each clock to monitor opposite clock.
    互いに相手のクロックを監視することができるようにして、簡単な回路構成で確実にクロック停止を監視することができるクロック監視回路を提供する。 - 特許庁
  • A selector 6 selects one of clock 1, clock 2, and clock stop based on the control signal generated by the control signal generating circuit 5.
    セレクタ６は、制御信号生成回路５で生成された制御信号に基づいて、クロック１、クロック２、クロック停止のいずれかを選択する。 - 特許庁
  • Then a stop command of the MPU 21 is issued to stop the clock of the MPU 21 and the power-saving mode is set.
    その後、ＭＰＵ２１のストップコマンドを発行してＭＰＵ２１のクロックを停止し省電力モードに入る。 - 特許庁
  • A start signal detection circuit 5 monitors the clock/start signal, and when detecting the stop state of the clock signal for one clock or more, generates the start signal.
    スタート信号検出回路５は、クロック・スタート信号を監視し、１クロック以上信号が停止した状態を検出すると、スタート信号を発生する。 - 特許庁
  • OR circuits 16 each produce the logical sum of a STOP_CLK signal 15 and a clock from a clock oscillator to control a start/stop of clock transmission.
    ＳＴＯＰ＿ＣＬＫ信号１５とロック発振器のクロックとをＯＲ回路１６において論理和をとることにより、クロック送信の開始・停止を制御する。 - 特許庁
  • When stopping the supply of a clock CLK_A to a module A, a clock generating circuit 1 activates a clock stop request signal STOP_A.
    クロック発生回路１は、モジュールＡに対するクロックＣＬＫ＿Ａの供給を停止する場合、まず、クロック停止要求信号ＳＴＯＰ＿Ａをアクティブ化する。 - 特許庁
  • During seek operation, formatter section clock 20 and ECC section clock 21 are stopped by a clock stop gate 9 during seek operation.
    シーク動作中、消費電力低減のため、シーク開始と同時にフォーマッタ部用クロック２０及びＥＣＣ部用クロック２１をクロック停止ゲート９により停止させる。 - 特許庁
  • A boost circuit 12 is operated only at returning from the clock stop state.
    クロック停止状態から復帰する際にのみブースト回路１２を動作させる。 - 特許庁
  • To realize a clock synchronization master selection device that can take synchronization of a clock of a slave unit, even for transmission stop of a clock synchronizing signal in a clock synchronization master, and to realize a clock synchronization master selection method.
    クロック同期マスタにおけるクロック同期信号の送信停止時においても、スレーブ機器のクロックの同期をとることができるようにするクロック同期マスタ選択装置、及びクロック同期マスタ選択方法を実現する。 - 特許庁
  • To detect the complete stop of a clock, temporary pulse omission, and the detection of period fluctuation as clock failure.
    クロックの完全停止、一時的なパルス抜けの他、周期変動の検出もクロック障害として検出可能にする。 - 特許庁
  • The selector 6, when the clock stop is selected, stops supply of clock to the color processing encoder 3 and color DAC4.
    セレクタ６は、クロック停止を選択したときは、色処理エンコーダ３及び色用ＤＡＣ４にクロックの供給を停止する。 - 特許庁
  • The processor core 11 checks the value of the F/F 14, and when the value is 1, the processor core 11 decides that the clock stop state is obtained when the exceptional processing is generated, and executes the clock stop instruction for restoring the clock stop state after the exceptional processing is ended.
    プロセッサコア１１はＦ／Ｆ１４の値をチェックし、１であった場合、例外処理要求発生時ではクロック停止状態であると判定し、例外処理の終了後にクロック停止命令を実行しクロック停止状態に復帰する。 - 特許庁
  • Only when a clock stop instruction from the CPU is input through a clock stop instruction register 41 and a reset signal output in response to a reset instruction from the CPU is input also, a clock stop signal output from an AND circuit 42 is made active, and a clock signal output from a clock gating circuit 43 in accordance with a system clock is stopped.
    ＣＰＵからのクロック停止命令がクロック停止命令レジスタ４１を介して入力され、かつ、ＣＰＵからのリセット命令に応じて出力されるリセット信号も入力されている場合にのみ、ＡＮＤ回路４２が出力するクロック停止信号がアクティブになり、クロック・ゲーティング回路４３がシステムクロックに応じて出力するクロック信号が停止される。 - 特許庁
  • To provide a clock dynamic switching control device that is capable of checking a standby system of a clock supply unit by generating pseudo failure of a clock in operating an information processing system and preventing an output stop of the clock due to failure of a clock failure detection circuit in a DCS.
    情報処理システムの運用中にクロックの擬似障害を発生させてクロック供給部の待機系を点検でき、またＤＣＳのクロック障害検出回路の障害によるクロックの出力停止を予防する。 - 特許庁
  • When operation of a CPU 1A is unneeded, a FF (Flip Flop) 56 is set by the clock stop signal BCS to stop the operation of the clock generation circuit 34, whereby unnecessary power consumption by wasteful clock supply is reduced.
    ＣＰＵ１Ａの動作が不要になったときに、クロック停止信号ＢＣＳによってＦＦ５６をセットしてクロック生成回路３４の動作を停止させ、無駄なクロック供給による不必要な電力消費を低減する。 - 特許庁
  • Clock stop confirmation circuits 10_1 and 10_n monitor states of control clocks from clock control circuits 20_1 to 20_n and output a coincidence recognition signal to an internal register circuit 50 when confirming a stop state of clock supply.
    クロック停止確認回路１０_1 …１０_n は、クロック制御回路２０_1 …２０_n からの制御クロックの状態を監視し、クロック供給の停止状態を確認した場合、一致認識信号を内部レジスタ回路５０へ出力する。 - 特許庁
  • The clock of the network on the output side is used as the clock for inserting the alarm display signals, and an operation stop period corresponding to a clock difference is provided so as to absorb the difference of clock rates between the networks.
    アラーム表示信号の挿入するためのクロックとして出力側のネットワークのクロックを用い、ネットワーク間のクロックレートの違いを吸収するため、クロック差に応じた動作停止期間を設ける。 - 特許庁
  • To stop surely generation of an internal clock signal in accordance with an external clock enable-signal even at the time of high frequency operation.
    高周波動作時においても、外部からのクロックイネーブル信号に応じて、内部クロック信号の発生を確実に停止する。 - 特許庁
1 2 3 4 5 6 次へ＞

例文データの著作権について