「code bits」を含む例文一覧(387)

1 2 3 4 5 6 7 8 次へ＞
  • a code of up to 128 bits
    128 ビットまでのコード - 研究社 英和コンピューター用語辞典
  • The identification information is a color bits code.
    この識別情報は、カラービットコードである。 - 特許庁
  • It uses 1 byte to code 7 bits, 2 bytes for 11 bits, 3 bytes for 16 bits, 4 bytes for 21 bits, 5 bytes for 26 bits, 6 bytes for 31 bits.
    UTF-8 は 7 ビットを符号化するのに 1 バイトを、 11 ビットでは 2 バイトを、16 ビットでは 3 バイトを、21 ビットでは 4 バイトを、26 ビットでは 5 バイトを、31 ビットでは 6 バイトを用いる。 - JM
  • A code word of this invention has data bits of a 1st group and code bits denoting data bits of a 2nd group.
    本発明によれば、コードワードが第一グループのデータビットと、第二グループのデータビットを表すコードビットとを有している。 - 特許庁
  • As a result, when the code bits to be read out are the '1' or the 'recording mark', the code bits adjacent to the position of the code bits to be read out in a direction perpendicul or to the tracks are settable at the '0' or 'non-mark'.
    読み出す符号ビットが「１」又は「記録マーク」の時、この符号ビットの位置に対して直角な方向に隣接する符号ビットを「０」又は「非マーク」にできる。 - 特許庁
  • To economize on the number of code bits.
    符号のビット数を節約することができるようにする。 - 特許庁
  • A transmitter encodes a data packet to generate code bits.
    送信機は、データパケットを符号化して符号ビットを生成する。 - 特許庁
  • Ant tasks are executable bits of code that handle the processing instructions for your source code.
    Ant タスクは実行可能な小型のコードで、ソースコードに対する処理命令を管理します。 - NetBeans
  • As the compressed code, a differentially encoded code is used and is transmitted as the code of 2 bits, for instance.
    圧縮符号としては、差分符号化された符号が使用され、例えば、２ビットの符号として、送信される。 - 特許庁
  • The embedding arithmetic section 164 generates a code X, on the basis of LSB side 4 bits of the VQ code from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient B, and supplies the code X to the composite section 142.
    埋込み演算部１６４は、VQコード決定部５５からのVQコードのLSB側４ビットと予備係数Bの４ビットの情報からコードXを生成し、合成部１４２に供給する。 - 特許庁
  • The embedding arithmetic section 162 generates a code Y, on the basis of MSB side 4 bits of a VQ code from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient E, and supplies the code Y to a composite section 60.
    埋込み演算部１６２は、VQコード決定部５５からのVQコードのMSB側４ビットと予備係数Eの４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁
  • The embedding arithmetic section 164 generates a code Y, on the basis of MSB side 4 bits of a VQ code from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient E, and supplies the code Y to a composite section 142.
    埋込み演算部１６２は、VQコード決定部５５からのVQコードのMSB側４ビットと予備係数Eの４ビットの情報からコードYを生成し、合成部１４２に供給する。 - 特許庁
  • The embedding arithmetic section 164 generates a code X, on the basis of LSB side 4 bits of the VQ code from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient B, and supplies the code X to the composite section 60.
    埋込み演算部１６４は、VQコード決定部５５からのVQコードのLSB側４ビットと予備係数Bの４ビットの情報からコードXを生成し、合成部６０に供給する。 - 特許庁
  • The pulse code generator receives intermediate data with respect to each value of multi-bits, and generates a pulse code corresponding to the value of multi-bits.
    パルス符号発生器はマルチビットの値各々について中間データを受け、そのマルチビットの値に対応するパルス符号を生成する。 - 特許庁
  • In a multiplexer 64, the parity bits are added to the information bits delayed in a delay circuit 61 and code bits are generated.
    マルチプレクサ６４においては、遅延回路６１において遅延された情報ビットに、パリティビットが付加されて符号ビットが生成される。 - 特許庁
  • Each generated code is extended to a code with the most number of bits ('X' in this case).
    続いて、生成された各符号をbit数の最も多い符号（ここでは、“Ｘ”）まで拡張する。 - 特許庁
  • To provide an apparatus for decoding a variable length code capable of decoding a variable length code if the number of bits for a length of the code is more than the number of bits that can be stored in a buffer circuit.
    可変長符号長のビット数がバッファ回路に格納できるビット数より大きい場合に、復号が可能な可変長符号の復号装置を提供する。 - 特許庁
  • The embedding arithmetic section 59 generates a code X on the basis of LSB side 4 bits of the VQ code supplied from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient A, and supplies the code X to the composite section 102.
    埋込み演算部５９は、VQコード決定部１０１より供給されたVQコードのLSB側４ビットと予備係数Aからなる４ビットの情報からコードXを生成し、合成部１０２に供給する。 - 特許庁
  • The embedding arithmetic section 57 generates a code Y, on the basis of MSB side 4 bits of a VQ code supplied from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient D, and supplies the code Y to a composite section 102.
    埋込み演算部５７は、VQコード決定部１０１より供給されたVQコードのMSB側４ビットと予備係数Dからなる４ビットの情報からコードYを生成し、合成部１０２に供給する。 - 特許庁
  • The embedding arithmetic section 59 generates a code X, on the basis of LSB side 4 bits of the VQ code supplied from the VQ-code decision section 55 and information in 4 bits comprising the preliminary coefficient A, and supplies the code X to the composite section 60.
    埋込み演算部５９は、VQコード決定部５５より供給されたVQコードのLSB側４ビットと予備係数Aからなる４ビットの情報からコードXを生成し、合成部６０に供給する。 - 特許庁
  • The embedding arithmetic section 57 generates a code Y, on the basis of MSB side 4 bits of a VQ code supplied from a VQ-code decision section 55 and information in 4 bits comprising the preliminary coefficient D, and supplies the code Y to a composite section 60.
    埋込み演算部５７は、VQコード決定部５５より供給されたVQコードのMSB側４ビットと予備係数Dからなる４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁
  • To effectively utilize a multibyte-width bus and decompress a pack-bits code.
    多バイト幅のバスを有効に活用してパックビッツ符号を伸長する。 - 特許庁
  • Four bits can code numbers 0 through 15
    4 ビットでは 0 から 15 までの数字をコードできる[コードとして表わすことができる] - 研究社 英和コンピューター用語辞典
  • As for a multiplier Y without code, a value 0 is adopted, and as for a multiplier Y with code, the same value as the (2m-1) bits b_2m-1 as the most significant bits of the multiplier Y is adopted for the additional bits b_2m.
    付加ビットｂ_2mは、符号なし乗数Ｙについては値０を、符号付き乗数Ｙについては乗数Ｙの最上位ビットである第（２ｍ−１）ビットｂ_2m-1と同じ値を採る。 - 特許庁
  • Preferably, one symbol is turned to four bits and the error correction code is generated by the reed Solomon system for every four bits.
    好ましくは、１シンボルを４ビットとして４ビットごとにリード・ソロモン方式でエラー訂正コードを生成する。 - 特許庁
  • Code bits in size of mb bits read out from the memory 31 are turned into b pieces of symbols, which are mapped to 2^m pieces of signal points.
    メモリ３１から読み出されたmbビットの符号ビットは、b個のシンボルとされ、2^m個の信号点にマッピングされる。 - 特許庁
  • Higher bits Q4 to Q7 of the Gray code are similarly generated.
    さらに上位ビットのグレイコードＱ４〜Ｑ７についても同様に作成される。 - 特許庁
  • Furthermore, skew restriction between bits is reduced by using a gray code for encoding.
    さらにエンコードにグレーコードを使用してビット間のスキュー制約を低減する。 - 特許庁
  • Also skew restriction between bits is reduced by using a gray code to encoding.
    さらにエンコードにグレーコードを使用してビット間のスキュー制約を低減する。 - 特許庁
  • The lifted parity check matrix H may be used to encode a packet of up to L k_B information bits to obtain a code bit of L n_B code bits.
    そのリフトされたパリティチェック行列Ｈは、Ｌ・ｎ_Ｂ個のコードビットを得るために、Ｌ・ｋ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁
  • A CRC coding part 12 and an ECC coding part 14 code the respective information words of m bits constituting the watermark information and generate the code words of n bits.
    ＣＲＣ符号化部１２およびＥＣＣ符号化部１４は、透かし情報を構成するｍビットの各情報語を符号化し、ｎビットの符号語を生成する。 - 特許庁
  • A two-dimensional code generating device generates a two-dimensional code so as to set up a large range of filler bits excluding information bits from an information block.
    二次元コード生成装置は、情報ブロックから情報ビットを除いた埋め草ビットの範囲を多く設定するようにして二次元コードを生成する。 - 特許庁
  • When cutting off the coding paths by each code block in order to match the number of bits of the code data to the number of assigned bits, the number of bit planes are controlled to be equal between the code blocks.
    コードデータのビット数を割り当てビット数に合わせ込むために、コードブロックごとにコーディングパスを切り捨てる際、ビットプレーン数がコードブロック間で均等になるように制御する。 - 特許庁
  • A pixel range of a code the same as a code A obtained by using a value of a higher-order 4-bits is 16 steps and a pixel range of a code the same as a code B obtained by using a value of a higher-order 3-bits is 32 steps.
    上位４ビットの値を用いて求められるコードＡの同一コードの画素範囲は１６ステップであり、上位３ビットの値を用いて求められるコードＢの同一コードの画素範囲は３２ステップである。 - 特許庁
  • A variable length code decoding part 10 extracts a code word CODE and additional bits ADBIT corresponding to this code word from compressed picture data on the basis of a code table 11.
    可変長復号化部１０は、符号語ＣＯＤＥと当該符号語に対応する付加ビットＡＤＢＩＴとを符号テーブル１１に基づいて圧縮画像データから抽出する。 - 特許庁
  • A fixed length code word reads determined available bits and bits associated with a portion of the processor-aligned data, and a variable length code word reads at least some of the available bits.
    固定長コードワードは、決定された利用可能なビットと、プロセッサアライメントされたデータの一部分と関連づけられたビットと読取り、可変長コードワードは、利用可能なビットの少なくとも一部を読み取る。 - 特許庁
  • Then a first table is referenced to acquire 2 being the number of bits corresponding to the class code 101001111 in 9 bits.
    次に、第１のテーブルが参照されて、９ビットのクラスコード１０１００１１１１に対応するビット数２が取得される。 - 特許庁
  • Among 10 bits of one pixel in a Y signal, 4 bits BB, low-order 2 bits × 2 in a transmitted word are used to high-order 4 bits BA, and the low-order 4 bits BB is set as a parity bit for the high-order 4 bits BA, so that a (8, 4) Hamming code is generated.
    そこで、Ｙ信号１ピクセルの１０ビットのうち、上位４ビットＢＡに対し、伝送ワードの下位２ビット×２の４ビットＢＢを使用し、上位４ビットＢＡに対して下位４ビットＢＢをパリティビットとすることで、（８，４）ハミングコードが生成される。 - 特許庁
  • The xxx bit positions are filled with the bits of the character code number in binary representation.
    xxxビットの部分には 2 進数で表わした文字コードのビット部分が対応する。 - JM
  • A gray code counter 100 counts a click signal (CLK) to output a 4 bits gray code responding to the counted value.
    グレイコードカウンタ１００は、クロック信号（ＣＬＫ）を計数し、該計数値に応じた４ビットのグレイコードを出力する。 - 特許庁
  • An LDPC encoder 115 performs encoding into an LDPC code having a code length of 16200 bits and an encoding rate of 4/15, 7/15 or 8/15.
    LDPCエンコーダ１１５は、符号長が16200ビットで、符号化率が4/15， 7/15、又は、8/15のLDPC符号による符号化を行う。 - 特許庁
  • According to the degrees of effect on the sound quality, the error correction code to be added is adjusted with a relatively large ratio for code bits of high degrees of effect or higher-order bits, while the error correction code to be added is adjusted with a relatively small ratio for bits of low degrees of effect.
    音声品質への影響度に応じて、影響度の高い符号ビットや上位ビットに対しては相対的に多い割合で誤り訂正符号を付加し、低いものには相対的に少ない割合で誤り訂正符号を付加する。 - 特許庁
  • To provide a digital code squelch receiver in digital radio communication, to receive a reception code until a predetermined number of bits, and to repeat a bit shift until the number of errors becomes equal to or smaller than the predetermined number of bits compared with its own station code.
    デジタル無線通信におけるデジタルコードスケルチ受信機に関し、既定のビット数まで受信コードを受信し、自局コードと比較して、誤りが既定のビット数以内になるまでビットシフトを繰り返す。 - 特許庁
  • Error correction is performed using a viterbi code for each bit group of high 2 bits, error correction is performed using a turbo code or a LDPC code for each bit group of low 2 bits.
    上位２ビットの各ビットグループについてはビタビ符号を用いて誤り訂正を行い、下位２ビットの各ビットグループについてはターボ符号又はＬＤＰＣ符号を用いて誤り訂正を行う。 - 特許庁
  • The semiconductor integrated circuit device is provided with a data bit storage memory (1) for storing data bits, a code bit storage memory (3) for storing code bits, and an ECC circuit (5) for performing error correction by using a data bit and a code bit.
    データビットを格納するデータビット格納用メモリ(1)と、コードビットを格納するコードビット格納用メモリ(3)と、データビットとコードビットとを用いて誤り訂正を実行するＥＣＣ回路(5)とを具備する。 - 特許庁
  • In Fig.(B), a pointer to a compression code map of a second gram is divided by 5 bits.
    （Ｂ）では、第２グラムの圧縮符号マップへのポインタを５ビットで分割している。 - 特許庁
  • A modulation section 12 converts data of which basic data length is 2 bits to a variable length code of which basic code length is 3 bits, and outputs it to a NRZI 13.
    変調部１２は、変換テーブルに従って、基本データ長が２ビットのデータを、基本符号長が３ビットの可変長符号に変換して、NRZI化部１３に出力する。 - 特許庁
  • The code bits of 2, 4 or 6 bits read from the memory 31 are mapped, as one symbol, to 2^2, 2^4 or 2^6 signal points.
    メモリ３１から読み出された2，4又は6ビットの符号ビットは、１シンボルとされ、2^2個、2^4個又は2^6個の信号点にマッピングされる。 - 特許庁
  • To prevent any bit column which is the same as a frame synchronizing code (m bits) from being generated, even when performing XOR arithmetic operations with a scramble code, when the frame synchronizing code is used from the scramble code, and to obtain secrecy of data by sharing the scramble code by a transmitter and a receiver.
    スクランブル符号にフレーム同期符号（ｍビット）を使用するとき、スクランブル符号でＸＯＲ演算してもフレーム同期符号と同じビット列が発生しないようにすること。 - 特許庁
  • Each parity bit constituting a second parity code is common to all the bits of the first parity code which are accessed at the same time.
    第２パリティコードを構成する各パリティビットは、一度にアクセスされる第１パリティコードの全ビットに共通である。 - 特許庁
1 2 3 4 5 6 7 8 次へ＞

例文データの著作権について