The digital PLL circuit 12 changes the control voltage of an oscillator 14, when a phase of a COMP 1 is deviated from a phase of the COMP2 so as to restore the phase to the original phase. ディジタルPLL回路12は、COMP1とCOMP2の位相がずれるため、発信器14の制御電圧を変化させ位相を元に戻す。 - 特許庁
When an input voltage to a comparator COMP reaches (1/2)×Vcc from Vcc in the beginning with potential deterioration of a node N1, the output level of the comparator COMP is inverted and the output level becomes LOW. 節点N1の電位低下に伴って、比較器COMPへの入力電圧が、当初のVccから(1/2)×Vccに到達した場合、比較器COMPの出力レベルが反転し、出力レベルがLOWとなる。 - 特許庁
This circuit detects a clock CLK-1 before changing with a changed clock CLK-2 being faster than the clock CLK-1 before changing and compares a timing signal TIM of a fixed cycle generated from a self-operating counter with the changed clock with a phase comparison signal COMP being clock detection results. 乗換前のクロックCLK_1を乗換前より高速な乗換後のクロックCLK_2で検出し、乗換後のクロックで自走するカウンタから発生する一定周期のタイミング信号TIMと前記クロック検出結果である位相比較信号COMPと比較させる。 - 特許庁