「complementary circuit」を含む例文一覧(319)
1 2 3 4 5 6 7 次へ＞- COMPLEMENTARY MIXER CIRCUIT
相補型ミキサ回路 - 特許庁 - COMPLEMENTARY SWITCH CIRCUIT
相補型スイッチ回路 - 特許庁 - COMPLEMENTARY BUFFER CIRCUIT
相補型バッファ回路 - 特許庁 - COMPLEMENTARY TYPE SWITCHING CIRCUIT
相補型スイッチ回路 - 特許庁 - COMPLEMENTARY SOURCE FOLLOWER CIRCUIT
相補型ソースフォロワ回路 - 特許庁 - COMPLEMENTARY POSITIVE LOGIC CIRCUIT
相補型正論理回路 - 特許庁 - COMPLEMENTARY SIGNAL GENERATING CIRCUIT
相補信号生成回路 - 特許庁 - COMPLEMENTARY SIGNAL GENERATION CIRCUIT
相補信号生成回路 - 特許庁 - COMPLEMENTARY TYPE OPTICAL WIRING CIRCUIT
相補型光配線回路 - 特許庁 - SELF CLOCK COMPLEMENTARY LOGICAL CIRCUIT
セルフ・クロック相補論理回路 - 特許庁 - COMPLEMENTARY DELAY PULSE GENERATING CIRCUIT
相補遅延パルス発生回路 - 特許庁 - COMPLEMENTARY MOS OUTPUT CIRCUIT
相補型ＭＯＳ出力回路 - 特許庁 - COMPLEMENTARY NON-VOLATILE MEMORY CIRCUIT
相補型不揮発性記憶回路 - 特許庁 - COMPLEMENTARY SIGNAL GENERATING CIRCUIT AND COMPLEMENTARY SIGNAL FORMING METHOD
相補信号発生回路及び相補信号形成方法 - 特許庁 - COMPLEMENTARY TYPE SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
相補型半導体集積回路装置 - 特許庁 - SWITCHING CIRCUIT FOR COMPLEMENTARY MOS TRANSISTOR
コンプリメンタリＭＯＳトランジスタのスイッチング回路 - 特許庁 - COMPLEMENTARY PHASE-CHANGE MEMORY CELL AND MEMORY CIRCUIT
相補型相変化メモリセル及びメモリ回路 - 特許庁 - COMPLEMENTARY INTEGRATED CIRCUIT AND ITS MANUFACTURE
相補型集積回路とその製造方法 - 特許庁 - COMPARATOR CIRCUIT HAVING NON-COMPLEMENTARY INPUT STRUCTURE
非相補入力構造を有する比較回路 - 特許庁 - TRANSMISSION CIRCUIT AND COMPLEMENTARY OPTICAL WIRING SYSTEM
送信回路およびコンプリメンタリー光配線システム - 特許庁 - COMPLEMENTARY CHARGING CIRCUIT IN POWER CONVERSION DEVICE
電力変換装置における予備充電回路 - 特許庁 - SEMICONDUCTOR DEVICE AND COMPLEMENTARY MIS LOGIC CIRCUIT
半導体装置および相補形ＭＩＳ論理回路 - 特許庁 - COMPLEMENTARY TRANSISTOR CIRCUIT, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND FABRICATION PROCESS OF COMPLEMENTARY TRANSISTOR
相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法 - 特許庁 - COMPLEMENTARY PASS TRANSISTOR LOGIC CIRCUIT AND SEMICONDUCTOR DEVICE
相補型パス・トランジスタ論理回路および半導体装置 - 特許庁 - COMPLEMENTARY THIN FILM TRANSISTOR CIRCUIT, ELECTROOPTIC DEVICE, AND ELECTRONIC EQUIPMENT
相補型薄膜トランジスタ回路、電気光学装置、電子機器 - 特許庁 - COMPLEMENTARY THIN FILM TRANSISTOR CIRCUIT, ELECTRO-OPTICAL DEVICE AND ELECTRONIC APPARATUS
相補型薄膜トランジスタ回路、電気光学装置、電子機器 - 特許庁 - An input/output circuit part has a pre-charge circuit of a complementary bit line and an input/output circuit inputting/outputting a signal to the complementary bit line selected by the bit line selecting circuit.
入出力回路部は、相補ビット線のプリチャージ回路、ビット線選択回路で選択された相補ビット線に信号を入出力する入出力回路を有する。 - 特許庁 - An output signal of a photocoupler insulating circuit 2 is current-amplified by a first complementary type emitter follower circuit 21 and given to a complementary type base grounding circuit 22.
フォトカプラ絶縁回路２の出力信号を、第１の相補型エミッタフォロワ回路２１によって電流増幅し、相補型ベース接地回路２２に与える。 - 特許庁 - A complementary signal generation circuit 301 generates first complementary signals (S1 and S2) from a PWM signal.
相補信号生成回路３０１により、ＰＷＭ信号から第１の相補信号（Ｓ１，Ｓ２）が生成される。 - 特許庁 - A phase comparing circuit 18 compares phases of complementary clock signals with each other.
位相比較回路１８は相補なクロック信号の位相を比較する。 - 特許庁 - The logic circuit region 192 includes a complementary field effect transistor.
論理回路領域１９２は、相補型電界効果型トランジスタを含む。 - 特許庁 - The second circuit receives a complementary signal NA1, and obtains plural outputs in the same constitution as the first circuit.
第２回路は、相補信号ＮＡ_１を受け、第１回路と同じ構成で複数出力を得る。 - 特許庁 - This nonvolatile semiconductor memory 10 is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line where a potential appears according to each complementary data during a reading operation; a sense amplifier circuit 13 for sensing the complementary data based on the potential of the complementary bit line; and a bit line charge circuit 16 connected to the complementary bit line.
本発明に係る不揮発性半導体メモリ１０は、相補データを記憶する不揮発性メモリセル１１と、読み出し動作時に相補データのそれぞれに応じた電位が現れる相補ビット線と、相補ビット線の電位に基づいて相補データをセンスするセンスアンプ回路１３と、相補ビット線に接続されたビット線チャージ回路１６と、を備える。 - 特許庁 - To provide a complementary transconductance amplifier having a common mode feedback circuit.
共通モードフィードバック回路を具備した相補型トランスコンダクタンス増幅器を提供する。 - 特許庁 - To reduce the power consumption of an input circuit for performing pull-up and pull-down of an input of a complementary transistor circuit.
相補型トランジスタ回路の入力のプルアップ、プルダウンを行う入力回路の消費電力を減らす。 - 特許庁 - The semiconductor light-emitting device driver 100 comprises a compensation circuit 35, and a compensation drive circuit 31 which drives the compensation circuit complementarily by a complementary signal which is complementary to a control signal.
半導体発光素子駆動装置１００は、補償回路３５と、制御信号と相補関係にある相補信号により補償回路を相補的に駆動する補償駆動回路３１とを備える。 - 特許庁 - Also, this circuit has the output made up of a complementary circuit consisting of the two output stages in the current mirror circuit and can obtain the output signal of a complementary output.
また、これらのカレントミラー回路における二つの出力段を相補回路に構成して一つの出力端子としたものであり、一つの相補出力からなる出力信号が得られる回路である。 - 特許庁 - To provide a PLL circuit reduced in both a sensitivity function and a complementary sensitivity function.
感度関数と相補感度関数の両方が低減されたＰＬＬ回路を提供する。 - 特許庁 - A semiconductor memory has a short transistor coupling complementary storage nodes of a latch circuit of a memory cell.
メモリセルのラッチ回路の相補の記憶ノードを接続するショートトランジスタを有している。 - 特許庁 - Transistors constituting the detecting circuit are realized so as to have complementary form to transistors constituting the match circuit and the mask circuit.
検出回路を構成するトランジスタはマッチ回路及びマスク回路を構成するトランジスタと相補的な形態を有するように実現される。 - 特許庁 - To provide a BiCDMOS structure implementing all of a DMOS (doubly diffused metal oxide silicon) power circuit, a CMOS (complementary metal oxide silicon) digital logic circuit and a complementary bipolar analog circuit on a single integrated circuit chip and a method of manufacturing the same.
ＤＭＯＳ電力回路、ＣＭＯＳデジタル論理回路、及びコンプリメンタリバイポーラアナログ回路の全てを単一の集積化された回路チップ上に実現するＢｉＣＤＭＯＳ構造及びその製造方法を提供する。 - 特許庁 - A complementary circuit having an inorganic n-channel TFT (thin film transitor) and an organic p-channel TFT shows outstanding properties, without suffering from disadvantages of a conventional complementary inorganic TFT or complementary organic TFT.
無機ｎ−チャネル薄膜ＴＦＴと有機ｐ−チャネルＴＦＴを有する相補型回路は、従来の相補型無機ＴＦＴ又は相補型有機ＴＦＴの欠点を被ることなく、優れた特性を示す。 - 特許庁 - The equiphase multi-phase clock signal generator circuit converts an input clock signal into half-frequency-divided complementary clock signals and inputs the frequency-divided complementary clock signals in a complementary voltage-controlled delay element array.
本発明の等位相多相クロック信号発生回路では，入力クロック信号を２分周した相補クロック信号に変換した後に相補型の電圧制御ディレイ素子列に入力する。 - 特許庁 - A first boost circuit 10 is fed with two complementary clocks CLK1 and CLK2 and a level shift circuit 20 is similarly fed with two complementary clocks CLK3 and CLK4.
第１の昇圧回路１０には、相補的な２つのクロックＣＬＫ１，ＣＬＫ２が供給され、レベルシフト回路２０には、同じく相補的な２つのクロックＣＬＫ３，ＣＬＫ４が供給される。 - 特許庁 - To provide an electrical connector for a circuit board mounting which is connected to its complementary connector through an opening of the circuit board.
回路基板の開口を経て相補的な相手コネクタに接続される回路基板実装用電気コネクタを提供する。 - 特許庁 - To provide a complementary delay pulse generating circuit, which greatly reduces the effects of variation of an inputted triangular wave and supplies high reliability complementary pulses.
入力する三角波の変動の影響を大幅に低減し、高信頼性の相補パルスを供給する相補遅延パルス発生回路を提供することにある。 - 特許庁 - Each synchronization circuit receives the first complementary digital signal set and a clock signal, uses the clock signal as the timing reference of the first complementary digital signal set, and outputs a second complementary digital signal set corresponding to the first complementary digital signal set to a digital-to-analog conversion unit, so as to convert the second complementary digital signal into an analog signal.
各同期化回路は、第一相補デジタル信号組とクロック信号を受信し、 クロック信号を、第一相補デジタル信号組の時間基準とし、第一相補デジタル組に対応して、第二相補デジタル信号組を、デジタル／アナログ変換ユニットに出力して、第二相補デジタル信号をアナログ信号に変換する。 - 特許庁 - A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.
不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁 - At the time of read operation of data, a write-bus pre- charge circuit 125 pre-charge the complementary write-buses WDB, XWDB.
データ読み出し動作時には、ライトバスプリチャージ回路125は、前記相補型ライトバス(WDB、XWDB)をプリチャージする。 - 特許庁 - To realize an RZ type voltage comparator circuit that provides two complementary outputs with a simple configuration.
２つの相補的な出力を出すＲＺ型の電圧比較回路を簡素な構成で実現する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
