「connected node」を含む例文一覧(1658)

＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 33 34 次へ＞
  • The control device is connected to a detection node D between the rectifier unit and the current control unit.
    制御装置は整流ユニットと電流制御ユニットの間の検出ノードＤへ接続される。 - 特許庁
  • The power line 6a is branched on its way and is connected to a node 5 in another building 4.
    電力線６ａは途中で分岐して別建物４内のノード５に接続されている。 - 特許庁
  • To simply recognize the correspondence with a node connected to a port of a star type line concentrator of a LAN in the port.
    ＬＡＮのスター型集線装置のポート、これに接続されたノードとの対応を簡単に知る。 - 特許庁
  • The bridge 204 is connected to a 1394 node 203 via an IEEE1394 bus.
    ブリッジ装置２０４はＩＥＥＥ１３９４バスを介して１３９４ノード２０３と接続されている。 - 特許庁
  • The first power source and a control wiring (node B) of a second transistor are connected by a third transistor.
    第１の電源と第２のトランジスタの制御配線（ノードＢ）とを第３のトランジスタで接続する。 - 特許庁
  • The latch device is connected to the 2nd pre-charged node and latches the value in the evaluation state.
    ラッチ装置は、第2のプリチャージされたノードに接続され、評価状態におけるこの値をラッチする。 - 特許庁
  • A source of the 3rd MOS TR MN3 is connected to an input node of the drive circuit 3.
    第３のＭＯＳトランジスタＭＮ３のソースは、駆動回路３の入力ノードに接続されている。 - 特許庁
  • The first power source and a control wiring (node A) of the first transistor are connected by a fourth transistor.
    第１の電源と第１のトランジスタの制御配線（ノードＡ）とを第４のトランジスタで接続する。 - 特許庁
  • A P-type MOS transistor 158 and an N-type MOS transistor 160 are connected with a node N1.
    ノードＮ１にはＰ型ＭＯＳトランジスタ１５８、Ｎ型ＭＯＳトランジスタ１６０が接続される。 - 特許庁
  • A connection node between a resistor 16 and a resistor 18 is connected to a gate of the FET 15.
    ＦＥＴ１５のゲートには、抵抗１６と抵抗１８との接続ノードが接続されている。 - 特許庁
  • The FET (MN3) is connected to the node OUT, and a signal IN3 is supplied to the gate thereof.
    ＦＥＴ（ＭＮ３）は、ノードＯＵＴに接続され、そのゲートに信号ＩＮ３が供給される。 - 特許庁
  • A node N3 between the transistors T4 and T7 are connected to a power source VDM via a transistor T8.
    トランジスタＴ４，Ｔ７間のノードＮ３は、トランジスタＴ８を介して電源ＶＤＭに接続する。 - 特許庁
  • To improve reliability of access to a node connected to a port of an arbitrated loop.
    アービトレイテッドループのポートに接続されたノードに対するアクセスの信頼性を向上させること。 - 特許庁
  • A sampling transistor Tr1 is connected between the input node A and a signal line DL.
    サンプリングトランジスタＴｒ１は、入力ノードＡと信号線ＤＬとの間に接続している。 - 特許庁
  • The server 60 selects an ISP 14 to which a user node 18 should be connected in accordance with the users taste.
    サーバ６０は、ユーザの嗜好に応じて、ユーザノード１８を接続すべきＩＳＰ１４を選定する。 - 特許庁
  • The ring boost circuit has a first switching device connected to a ring node.
    本発明の鳴動ブースト回路は、鳴動ノードに接続される第１のスイッチング素子を有している。 - 特許庁
  • There may be a plurality of transistors whose sources or drains are electrically connected to the node.
    なお、当該ノードにソース又はドレインが電気的に接続されるトランジスタは、複数であってもよい。 - 特許庁
  • To provide a mobile communication system enabling a mobile station to achieve handover even if a relay node is connected.
    リレーノードが接続された場合であっても、移動局のハンドオーバ処理を実現することができる。 - 特許庁
  • In the first capacitor, one end is connected to a connection node of the first transistor and the second transistor.
    第１コンデンサは、第１トランジスタと第２トランジスタとの接続ノードに一端が接続される。 - 特許庁
  • Open the Services window, expand the Databases node and verify that the Travel database is connected.
    「サービス」ウィンドウを開き、「データベース」ノードを展開して、Travel データベースが接続されていることを確認します。 - NetBeans
  • When connected to a database, you can expand the database connection node to view the structure of the database.
    データベースに接続したら、データベース接続ノードを展開し、データベースの構造を表示できます。 - NetBeans
  • A capacitance element C includes a first electrode E1 and a second electrode E2 connected to the node N.
    容量素子Ｃは、第１電極Ｅ1とノードＮに接続された第２電極Ｅ2とを含む。 - 特許庁
  • A prescribed capacity of capacitor 204 is connected between an electrode 100 and a prescribed node (grounding).
    電極１００と所定ノード（接地）との間に所定容量のコンデンサ２０４を接続する。 - 特許庁
  • This sensor amplifier includes a second input/output connected with a second bit line node cblb.
    このセンス増幅器は、第２のビット線ノードcblbに結合された第２の入力／出力を含む。 - 特許庁
  • Stream distribution of a signal is performed via a plurality of node devices 2 to 5 connected with a network 1.
    ネットワーク１に接続された複数のノード装置２〜５を介して信号をストリーム配信する。 - 特許庁
  • The other input node (plus side) of the operation amplifier AMP is connected to a reference voltage Vref.
    また、オペアンプＡＭＰの他方の入力ノード（＋側）は、基準電圧Ｖｒｅｆと接続される。 - 特許庁
  • Each of the plurality of memory cells comprises: a latch having two inverters in which an input node and an output node of one inverter are connected to an output node and an input node of the other inverter respectively; a first switch that is connected in series with the latch between a first power supply and a second power supply; and a second switch that is connected in parallel with the first switch.
    前記複数のメモリセルは、それぞれ、一方の入力ノード及び出力ノードが他方の出力ノード及び入力ノードにそれぞれ接続された２つのインバータを有するラッチと、第１電源と第２電源との間に前記ラッチと直列に接続された第１スイッチと、前記第１スイッチと並列に接続された第２スイッチとを有する。 - 特許庁
  • Both terminals of a central conductor 2a of the first impedance element 2 are connected with a first node 8 and a second node 9, respectively, both terminals of the second impedance element 3 are connected with the first node 8 and the first anode terminal 5, respectively, and both terminals of the third impedance element 4 are connected with the second anode terminal 6 and the second node 9, respectively.
    第１インピーダンス要素２の中心導体２ａの両端を第１ノード８及び第２ノード９とそれぞれ接続し、第２インピーダンス要素３の両端を第１ノード８及び第１陽極端子５とそれぞれ接続し、第３インピーダンス要素４の両端を第２陽極端子６及び第２ノード９とそれぞれ接続する。 - 特許庁
  • The sample holding circuit includes an operational amplifier (OP1), a first capacitor (C1), having one end connected to a summing node (NEG) as a node of a first input terminal of the operational amplifier, and a second capacitor (C2) having one end connected to the summing node.
    サンプルホールド回路は、演算増幅器（ＯＰ１）と、演算増幅器の第１の入力端子のノードであるサミングノード（ＮＥＧ）にその一端が接続される第１のキャパシタ（Ｃ１）と、サミングノードにその一端が接続される第２のキャパシタ（Ｃ２）を含む。 - 特許庁
  • A driving voltage making circuit 9 and a diode 10 for driving are serially connected between an input terminal 11 and a node N1, a drain D of an FET 3 is connected to the input terminal 11, and a source S is connected to a node N2.
    入力端子Ｉ１とノードＮ１との間に駆動電圧作成回路９および駆動用ダイオード１０が直列に接続され、ＦＥＴ３のドレインＤが入力端子Ｉ１に接続され、ソースＳがノードＮ２に接続される。 - 特許庁
  • Between a first node (Vcc) connected to the power supply voltage and a second node (Vss) connected to the ground voltage, plural resistors R11-R14 and NMOS transistors MN11-MN13 functioning as the resistors are serially connected.
    電源電圧に接続された第１ノード（Ｖｃｃ）と、接地電圧に接続された第２ノード（Ｖｓｓ）の間には、複数の抵抗Ｒ１１〜Ｒ１４と、抵抗として機能するＮＭＯＳトランジスタＭＮ１１〜ＭＮ１３が直列接続されている。 - 特許庁
  • An N-type MOS Tr 112A is connected between the node 106A of the signal line and a ground voltage Vss, the S is connected to the node 106A of the signal line, and the D is connected to the Vss together with the G electrode and the substrate.
    信号線のノード１０６Ａと接地電圧Ｖｓｓの間にはＮ型ＭＯＳＴｒ１１２Ａが接続され、そのＳは信号線のノード１０６Ａに、ＤはＧ電極及び基板と共にＶｓｓに接続されている。 - 特許庁
  • In a multiplex communication device composed from a communication bus 1, and communication nodes 3, 4, 5 connected to the bus; a communication node 6 is connected to the bus 1, and nodes for only receiving use 7, 8 are connected to communication node 6 through the communication bus 2.
    通信バス１とそれに接続された通信ノード３、４、５から構成される多重通信装置において、通信バス１に通信ノード６を接続し、通信バス２を介して通信ノード６に受信専用ノード７、８を接続する。 - 特許庁
  • The amplifier 19 has an input 19b electrically connected to the node 11e, an input 19c is electrically connected to the input 11b, and an output 19d is electrically connected to the node 11e.
    差動増幅部１９は、ノード１１ｅに電気的に接続された入力１９ｂ、参照入力１１ｂに電気的に接続された入力１９ｃ、及びノード１１ｅに電気的に接続された出力１９ｄを有している。 - 特許庁
  • To reduce a processing load on a slave node and also to reduce a network load concerning a clock synchronization system for clock synchronization between a master node and the slave node which are connected via a network.
    ネットワークを介して接続されたマスタノードとスレーブノードとの間でクロックの同期を行うためのクロック同期システムにおいて、スレーブノードの処理負荷を削減するとともに、ネットワーク負荷を軽減すること。 - 特許庁
  • Each node connected to the network updates the version information of its own network protocol software by downloading the program portion non-depending on the OS from the adjacent node when that version information is former than that of the adjacent node.
    ネットワークに接続されている各ノードは、自己のネットワークプロトコルソフトウェアのバージョン情報が隣接ノードのものよりも旧いとき、隣接ノードからＯＳに依存しないプログラム部分をダウンロードして更新する。 - 特許庁
  • A charge pump is connected to the ring node and supplies a voltage offset for enhancing the potential differential voltage between the ring node and the tip node, when the first switching device is activated during the ring operation.
    チャージポンプは、鳴動ノードに接続され、鳴動動作の間に第１のスイッチング素子が作動されたとき、鳴動ノードとチップノードの間の電位差を高めるための電圧オフセットを供給する。 - 特許庁
  • Further, the voltage-generating circuit also includes a third transistor (NQ1) disposed between the second node and the output node, and its gate node (ND3) connected to a third control signal ϕCT via a third capacity element (C3).
    さらに、第２のノードと出力ノードの間に第３のトランジスタ（ＮＱ１）を配置し、そのゲートノード（ＮＤ３）を第３の容量素子（Ｃ３）を介して第３の制御信号φＣＴに結合する。 - 特許庁
  • Since the gate of the transistor T8 is connected to the node N1, when transistors T4, T7 are tuned off and the level of a node N2 is raised, the transistor T8 is turned on and the prescribed voltage is applied to a node N3.
    トランジスタＴ８のゲートはノードＮ１に接続しているため、トランジスタＴ４，Ｔ７がＯＦＦしてノードＮ２のレベルが上昇すると、トランジスタＴ８がＯＮしノードＮ３に所定の電圧が印加される。 - 特許庁
  • In the reconnection instruction processing, the reconnection managing part selects an end node within the number of permissions from local end node that is currently connected to the self-node with reference to the notified capacity.
    その再接続指示処理において、再接続管理部は、通知されたキャパシティを参照して、自ノードに現在接続されているローカルエンドノードから上記許容数以内のエンドノードを選択する。 - 特許庁
  • In the Runtime window, expand the Databases node and check if the Travel database is connected.If the jdbc node for the TRAVEL database's badge is broken and you cannot expand the node,the IDE is not connected to the database.
    「実行時」ウィンドウで、「Databases」ノードを展開し、Travel データベースが接続されているかどうかを確認します。 Travel データベースのバッジの jdbc ノードが壊れていてノードを展開できない場合、IDE は、このデータベースに接続されていません。 - NetBeans
  • A ring-shaped optical fiber transmission line is connected to a center node that converts an optical signal with a prescribed transmission band from each node into an optical signal with a reception band assigned to each reception node.
    各ノードから所定の送信帯域で送信された光信号を受信ノードに割り当てた受信帯域の光信号に変換するセンタノードには、リング状の光ファイバ伝送路が接続される。 - 特許庁
  • The flip-flop circuit comprises a first inverter having a first input node (ST13) and a first output node (ST13B) and a second inverter making two nodes connected to the ST13 and the ST13B as a second input node and a second output node.
    フリップフロップ回路は、第１入力ノード（ＳＴ１３）と第１出力ノード（ＳＴ１３Ｂ）を持つ第１インバータと、ＳＴ１３、ＳＴ１３Ｂに接続された二つのノードを第２入力ノード、第２出力ノードとする第２インバータとを含んでいる。 - 特許庁
  • To provide a data transfer controller to be connected with the memory port node of a multi-processor while holding reading latency constant without depending on the distance to the node.
    ノードまでの距離に依存せずに読出しレイテンシを一定に維持してマルチプロセッサ装置のメモリポートノードと接続し得るデータ転送コントローラを提供する。 - 特許庁
  • A slope generator 100 generates a slope voltage at an output node by charging/discharging of a capacitor (C-ramp) connected to an output node 25.
    本発明のスロープ発生器（１００）は出力ノード（２５）に結合されたコンデンサ（Ｃ＿ｒａｍｐ）の充放電により出力ノードにスロープ電圧を生ずる。 - 特許庁
  • A voltage detecting means 25 for detecting the voltage at a node 24 is connected to the node 24 between the detecting resistor 22 and the coupling capacitor 21.
    検出抵抗２２とカップリングコンデンサ２１との接続点２４には、接続点２４の電圧を検出する電圧検出手段２５が接続されている。 - 特許庁
  • An input coupling capacitor 1 is inserted between the node N1 directly-connected to the terminal XCIN and the node N3 using as the input part of the inverting circuit 4.
    そして、端子ＸＣＩＮに直結されるノードＮ１と反転回路４の入力部であるノードＮ３との間に入力カップリングコンデンサ１が介挿される。 - 特許庁
  • A control circuit 30 controlling a potential of a node F so as not to be boosted exceeding the prescribed potential is connected to the node F having a boosted potential.
    昇圧された電位のノードＦにはこのノードの電位が所定の電位よりも上昇しないように制御する制御回路３０が接続されている。 - 特許庁
  • MOS transistors M1, M2 are connected in parallel between the node N10 and a ground node GND and the gates of the MOS transistors M1, M2 respectively receive input voltages V1, V2.
    ＭＯＳトランジスタＭ１，Ｍ２は、ノードＮ１０と接地ノードＧＮＤとの間に並列接続され、ゲートにそれぞれ入力電圧Ｖ1，Ｖ２を受ける。 - 特許庁
  • The first transimpedance amplifier has a first resistor provided between its feedback node and an input node connected to the input transistor.
    第１のトランスインピーダンス増幅器は、その帰還ノードと入力トランジスタに接続する入力ノードとの間に設けられた第１の抵抗を有している。 - 特許庁
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 33 34 次へ＞

例文データの著作権について