「control memory」を含む例文一覧(13720)
＜前へ 1 2 .... 99 100 101 102 103 104 105 106 107 .... 274 275 次へ＞- When the contents of the memory A21 are greater than the contents of the memory B22, since the speech available time limit section 20 informs the user about it, a control section 11 makes dialing to a destination to set a speech state.
通話可能時間制限部２０はメモリＡ２１の値がメモリＢ２２の値よりも大きければ、その旨を通知するので、制御部１１は相手先への発信を行って通話状態とする。 - 特許庁 - A central control section 12 of the mobile phone terminal 1 compares data stored in a memory 11 with backup data received from the server 5 and stored in a memory 51 to detect difference data.
携帯電話端末１の中央制御部１２は、メモリ１１に保存しているデータと、サーバー５から受信したメモリ５１に保存しているバックアップ用データとを比較し、差分データの検出を行う。 - 特許庁 - A signal processor 1 is provided with a first buffer memory 18 outputting a picture signal after storing it, a second buffer memory 19 outputting an audio signal after storing it, and a reproduction control part 28.
信号処理装置１は、画像信号を記憶した後に出力する第１のバッファメモリ１８と、オーディオ信号を記憶した後に出力する第２のバッファメモリ１９と、再生制御部２８とを備える。 - 特許庁 - A shared data copying memory update control means assigns the memory areas rewritten by a read-side communication network interface on the basis of a value of the monotone increase variable read out through the communication network.
共有データ複写メモリ更新制御手段は、通信網経由で読み出した単調増加変数の値に基づいて、読出し側通信網インタフェースが書き換えるメモリ領域の割当てを行う。 - 特許庁 - When an extension memory card is set on a card slot 200, a microcomputer 30 for control can add an extension module read from the subject special card to a predetermined region of a flash memory 31.
カードスロット２００に拡張メモリカードが装着された場合に、制御用マイコン３０は、当該専用カードから読み込んだ拡張モジュールを、フラッシュメモリ３１の所定の領域に追加することができる。 - 特許庁 - Simultaneously, information of the timer 46 at this time is also recorded in the volatile memory 45, and the control part 44 relates the patient information with a photographed image and timer information to be recorded in the non-volatile memory 4.
同時に、このときのタイマ４６の情報も揮発性メモリ４５に記録され、制御部４４は患者情報、撮影画像及びタイマ情報を関連付けて不揮発性メモリ４５に記録する。 - 特許庁 - When the power is supplied, a control part (8) reads a necessary program from a flash memory (13) for file storage to transfer the program to an RAM (12), and uses the RAM as an instruction memory to perform processing.
制御部（８）は、電源投入時には、ファイルストレージ用フラッシュメモリ（１３）から必要なプログラムを読出してＲＡＭ（１２）へ転送し、ＲＡＭを命令メモリとして利用して処理を実行する。 - 特許庁 - The sensor includes a second memory cell matrix 16b connected to the control and addition means for storing the stored luminance levels of second half rows of the pixel matrix into the rows of the second memory cell matrix.
センサは、画素のマトリックスの第２の半分の行の蓄積された輝度レベルを第２のメモリセルマトリックスの行に格納する制御及び加算手段に接続された第２のメモリセルマトリックス１６ｂを備える。 - 特許庁 - To process a higher-priority module at a higher speed in a priority control system that allows a lower-priority module to access a memory during consecutive memory accesses from higher-priority modules.
優先順位が上位のモジュールの連続するメモリーアクセスの間に、優先順位が下位のモジュールのメモリーアクセスが可能な優先制御方式において、上位のモジュールの処理をより高速化する。 - 特許庁 - If the mobile terminal (10) is being powered off when the time measured by the timer expires, erasure of data within a memory (13) is instructed to a memory control unit (12) and data of an erasure object set beforehand are erased.
タイマーの時間満了時に携帯端末(10)の電源がオフ状態であれば、メモリ制御部(12)に対してメモリ(13)内のデータ消去を指示して予め設定した消去対象のデータを消去する。 - 特許庁 - The data analyzing/executing means writes surface page data in a surface image memory and rear surface image data in a rear surface image memory and then delivers a print start command to a perfecting print control means.
データ解析／実行手段は、表面用画像メモリに表面ページデータを、裏面用画像メモリに裏面画像データを、それぞれ描画して、両面印刷制御手段に印刷開始指示を出す。 - 特許庁 - To solve the problem that when one control circuit is allowed to have a memory access function necessary for each software processing, the circuit is made complicate, and therefore an operation frequency is not increased, or the number of cycles to be required for memory access is increased.
ソフトウェア処理毎に必要なメモリアクセス機能を１つの制御回路に持たせると、回路が複雑化し、動作周波数が上がらないか、もしくはメモリアクセスにかかるサイクル数が増加してしまう。 - 特許庁 - A flash memory control part 13 writes, for a given period, cache data into the flash memory 3 when an empty cache page is depleted or with a data synchronization request from the FAT file system part 11 as a turning point.
フラッシュメモリ制御部１３は一定周期、空きキャッシュページ枯渇時またはＦＡＴファイルシステム部１１からのデータ同期要求を契機に、フラッシュメモリ３へのキャッシュデータの書出しを行う。 - 特許庁 - This image forming device having a plurality of recording medium feeding means feeds set information from a nonvolatile memory 22 storing the set information into a memory 21b and drives an engine control part 24.
複数の記録媒体給紙手段を有する画像形成装置であり、設定情報を記憶する不揮発性メモリ２２からメモリ２１ｂに設定情報を供給し、エンジン制御部２４を駆動する。 - 特許庁 - Further, the memory system 10 includes a control unit 12 which performs writing operation of N pages having different writing times, respectively, when writing N bits in each of the memory cells and switches the channels in each writing operation of N pages.
さらに、メモリシステム１０は、メモリセルにＮビットを書き込む場合に書き込み時間が異なるＮページの書き込み動作を行い、かつＮページの書き込み動作毎にチャネルを切り替える制御部１２を含む。 - 特許庁 - The discharge lamp lighting device has an external memory 70 storing set data corresponding to operation conditions of a discharge lamp 49, and is made to serially communicate the set data between the external memory 70 and a chopper control part 62.
放電灯４９の作動条件に対応する設定データを記憶する外部メモリ７０を備え、この外部メモリ７０とチョッパ制御部６２との間で設定データをシリアルで通信するようにした。 - 特許庁 - The flash memory 20 built in a memory pack 20a freely attachable and detachable to/from a reception control part 3 by a connector 10 stores basic data in a first area and stores linked data in a second area.
コネクタ１９により受信制御部３に着脱自在なメモリパック２０ａに内蔵したフラッシュメモリ２０は、第１領域に基本データを記憶すると共に連動データを第２領域に記憶する。 - 特許庁 - A memory managing part 201 sets control parameters (operating pattern data) corresponding to outside trigger signals 119 in registers 202-204 by reading them from the memory 223, and transfer them to registers 205-207 at next timing.
メモリ管理部２０１は、外部トリガ信号１１９に応じた制御用パラメータ（運転パターンデータ）をメモリ２２３からリードしてレジスタ２０２〜２０４へセットし、次のタイミングでこれらをレジスタ２０５〜２０７へ転送する。 - 特許庁 - The mobile device 30 stores the access key thus transmitted in a memory 330, and when a lock is released, the access key stored in the memory 330 is transmitted to the mobile-device communication control module 200.
携帯機３０はこのようにして送信されたアクセスキーをメモリ３３０に記憶し、ロック解除時には、このメモリ３３０に記憶してあるアクセスキーを携帯機通信制御モジュール２００へ送信する。 - 特許庁 - The access control part 70 stores a status from the logic circuit 13 in a status memory 60, and reads status data out of the status memory 60 and sends the data out to the terminal 20 at a request from the terminal 20.
アクセス制御部７０は、論理回路１３からのステータスをステータスメモリ６０に記憶し、端末２０からの要求に応じて、ステータスメモリ６０からステータスデータを読み出して端末２０へ送出する。 - 特許庁 - In the meantime, the control means 11 reads the investigation information from the memory 16, transmits it to the second information processing terminal 2 of the replier and stores the reply information in a reply file memory 17.
一方、回答者の第２の情報処理端末２に対して制御手段１１はメモリ１６から調査情報を読み出して送信し、その回答情報を回答ファイルメモリ１７に格納する。 - 特許庁 - A first bus, that is, the memory bus AHB 300 comprises CPUs 301 and 306 and a DMA 303 serving as bus masters and an external memory control device 302 and internal memories 307 and 308 serving as slaves.
第１バス、すなわちメモリバスＡＨＢ３００は、バスマスタとしてのＣＰＵ３０１、３０６およびＤＭＡ３０３と、スレーブとしての外部メモリ制御装置３０２および内部メモリ３０７、３０８と、を含む。 - 特許庁 - To provide an image processor, its control method and its program for achieving efficient rendering processing with a saved memory by determining the division size of a tile vector based on rendering processing capability and band memory width.
レンダリング処理能力及びバンドメモリ幅に基づきタイルベクタの分割サイズを決定し、省メモリで効率的なレンダリング処理を実現する画像処理装置及びその制御方法、プログラムを提供する。 - 特許庁 - Using the plurality of initialization signals Init, the word signal control circuit B1-1 may be divided, and the memory cell circuit B2-1 may be written, collectively or for each memory cell block.
このイニシャライズ信号Ｉｎｉｔを複数個用い、ワード信号制御用回路Ｂ１−１を分割しても良く、メモリセル回路Ｂ２−１を一括してあるいはメモリセルブロック毎に書き込んでも良い。 - 特許庁 - The first shape memory alloy and a second shape memory alloy having the same characteristics are used to this control, and are symmetrically connected to a part of the housing and a movable contactor.
この制御のために、第１の形状記憶合金及び第２の形状記憶合金は同特性のものが用いられ、これらが対称的に筐体の一部及び可動接触子に接続されている。 - 特許庁 - A system clock signal CLK in a semiconductor memory is inputted from the outside of the semiconductor memory, and it is connected to clock input terminals of respective latches 81 to 84 inside a latch circuit 8 and to the clock input terminal of a control circuit 1.
システムクロック信号ＣＬＫは、半導体メモリの外部から入力され、ラッチ回路８内の各ラッチ８１〜８４のクロック入力端子と、制御回路１のクロック入力端子に接続される。 - 特許庁 - A memory cell selecting operation is arbitrated by an arbitrating circuit 124 in a control circuit 21 in order to prevent competition with an arithmetic operation in the arithmetic circuit, and the refresh of the memory cell array is executed.
この演算回路における演算操作と競合を回避するように制御回路（２１）内の調停回路（１２４）によりメモリセル選択動作を調停してメモリセルアレイのリフレッシュを実行する。 - 特許庁 - To provide a position control device preventing unexpected deformation of a shape memory alloy by setting an As point high and practically causing no time lag when actually deforming the shape memory alloy.
As点を高く設定して形状記憶合金の不用意な変形を防ぐと同時に、実際に形状記憶合金を変形させたいときにタイムラグがほとんど発生しない位置制御装置を提供する。 - 特許庁 - Pixel information written in a memory 106 is read based on the vertical read address VRAd from the control means 14 and a line memory 11 stores pixel information by a prescribed number of lines.
メモリ１０６に書き込まれた画素情報は、制御手段１４からの垂直読み出しアドレスＶＲＡｄに基づき読み出され、ラインメモリ１１にて所定ライン分の画素情報が保持される。 - 特許庁 - To provide an image processor and a camera system for performing high-speed switching control of data needed to be switched and improving a processing speed and a use efficiency of a memory that is a memory unit.
切り替えが必要なデータの高速な切り替え制御が可能で処理速度およびメモリ部であるメモリの使用効率を向上することが可能な画像処理装置およびカメラシステムを提供する。 - 特許庁 - This device comprises a row decoding circuit 12 and a column decoding circuit 13, a circuit reading out stored data in a memory cell and changing it, a memory matrix 14 which can store a fault row address, and a control circuit.
行デコーディング回路１２および列デコーディング回路１３と、メモリセルに記憶されたデータを読み出し変更する回路と、故障した行アドレスを記憶できるメモリマトリックス１４および制御回路とを含む。 - 特許庁 - The memory controller includes a scramble pattern generation part, a scramble processing part, a logical and physical address conversion table, a memory interface, and a control circuit, wherein a physical page is managed by dividing it to a data part and a management part.
メモリコントローラは、スクランブルパターン生成部と、スクランブル処理部と、論理物理アドレス変換テーブルと、メモリインターフェースと、制御回路とを備え、物理ページをセクターデータ部と管理部に分けて管理する。 - 特許庁 - To provide a method and a system for managing a memory in a network processing system for providing the allocation of a physical memory section inside a network processor connected to a control point processor by a bus.
バスによって制御点プロセッサに結合されたネットワーク・プロセッサ内の物理メモリ区域の割り振りを提供する、ネットワーク処理システムにおけるメモリを管理する方法およびシステムを提供すること。 - 特許庁 - A memory buffer on the memory module includes: the (Pre-launch) function for advancing outputs of address/command signal (CA); and the (Post-launch) function of delaying outputs of the control signal (CTRL).
メモリモジュール上のメモリバッファは、アドレス、コマンド信号（ＣＡ）に出力を速める（Ｐｒｅ−ｌａｕｎｃｈ）機能とコントロール信号（ＣＴＲＬ）に出力を遅くする（Ｐｏｓｔ−ｌａｕｎｃｈ）機能を備える。 - 特許庁 - Grouping based on a registration data memorized by a registration memory 13a memorized by a destination decision unit 13 the transmission destination inputted from a control panel 10 this is memorized in a memory 14.
操作パネル１０から入力された通信相手先を相手先判定部１３に記憶されている登録メモリ１３ａに記憶されている登録データに基づいてグループ化し、これをメモリ１４に記憶する。 - 特許庁 - A data read part 33 reads data from the IC memory 104 of the scanner unit 10 mounted on a base 21, when a power supply is turned on and a control part 31 holds the data in the internal memory.
電源投入時にデータ読み出し部３３は、ベース２１上に装着されているスキャナユニット１０のＩＣメモリ１０４からデータを読み出し、制御部３１は内部メモリにそのデータを保持する。 - 特許庁 - In addition, next data output is requested for the memory access control part 1001 every time data output of the time conversion means 1002, and the generation of the access to the next memory table is promoted.
また、時間変換手段１００２の時間データ出力ごとにメモリアクセス制御部１００１に対して次のデータ出力を要求するとともに、次のメモリテーブルヘのアクセスの発生を促す。 - 特許庁 - To reduce energy consumed per information unit of a computer system having introduced a memory compression technology by control of an electronic circuit according to a free memory size of an uncompressed area.
非圧縮領域の空きメモリ量に応じた電子回路の制御によって、メモリ圧縮技術を導入したコンピュータ・システムでの情報単位当りに消費されるエネルギーを低減することである。 - 特許庁 - Next, the face and back sides of the original are sequentially read, the image is scanned by an image processor 104, and stored in a frame memory HDD 122 via the parallel bus 120 and the image memory control part 121.
その後原稿表裏面をシーケンシャルに読出し、画像処理プロセッサ１０４でスキャナ画像処理を行い、パラレルバス１２０、画像メモリ制御部１２１を介して、フレームメモリ・ＨＤＤ１２２に格納する。 - 特許庁 - When an image memory 54 stores data read by a scanner, a memory control section 50 instructs data presence discrimination processing to discriminate whether image data to be copied is in existence.
スキャナで読みとられたデータが、図３に示す画像メモリ５４に蓄積されたら、メモリ制御部５０において、複写すべき画像データが存在するかを判定するために、データ有無判定処理が指示される。 - 特許庁 - Further, when the USB memory 5 is connected to a loading port 22a and saved data are stored in the HDD 21, the control section 10 returns the saved data to the USB memory 5 complying with the instruction of a user.
また、制御部１０は、装着ポート２２ａにＵＳＢメモリ５が接続された場合、ＨＤＤ２１に退避データが記憶されていれば、ユーザからの指示に従って退避データをＵＳＢメモリ５へ戻す。 - 特許庁 - To provide a nonvolatile semiconductor memory transistor having a structure using an island-shaped semiconductor and a nonvolatile semiconductor memory manufacturing method which can increase capacitance between a floating gate and a control gate.
浮遊ゲートと制御ゲート間の容量を大きくすることができる、島状半導体を用いた構造を持つ不揮発性半導体メモリトランジスタ、および、不揮発性半導体メモリの製造方法を提供する。 - 特許庁 - This device has a holding means 2 holding a shape memory alloy member 1 which is a measurement objective and an energized heating control means 3 directly energizing the shape memory alloy member 1 itself.
測定対象としての形状記憶合金部材１を保持する保持手段２を有し、かつ、形状記憶合金部材１自身に直接通電する通電加熱制御手段３を有する。 - 特許庁 - When the USB memory 5 is selected by a user to output the storage location information, the control section 10 stores the created storage location information as a file in a root folder of the USB memory 5.
制御部１０は、ユーザによって記憶先情報の出力先としてＵＳＢメモリ５が選択された場合、生成した記憶先情報をＵＳＢメモリ５のルートフォルダにファイルとして記憶させる。 - 特許庁 - To provide a disk array control device considering characteristics of data stored in a cache memory and a shared memory and access characteristics to these memories and having high throughput and a short response time.
キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットが高く、かつ、応答時間の短いディスクアレイ制御装置を提供することにある。 - 特許庁 - To provide a cache memory and a control method therefore which can determine stack smashing by making improvements mainly to a cache memory without significantly affecting the inner structure of a processor.
プロセッサの内部構造に大きな影響を与えることなく、主にキャッシュ・メモリに対して改良を加えることでスタック・スマッシングを判別可能なキャッシュ・メモリ及びその制御方法を提供する。 - 特許庁 - In a control firmware 6, when the occurrence of correction of an ECC1 bit error in a memory is notified from monitor parts 8 or 9, surrounding temperature of a memory at the time is obtained by a temperature monitoring part 11.
制御ファームウェア６は、メモリでＥＣＣ１ビットエラー訂正が発生したことをＥＣＣ監視部８または９から通知されると、そのときのメモリの周囲温度を温度監視部１１より得る。 - 特許庁 - When the means 21 writes data in the bridge memory 31, a low-order bus control means 22 reads written data from the bridge memory 31 and performs write access for writing to a peripheral circuit 50.
下位バス制御手段２２は、上位バス制御手段２１がブリッジメモリ３１にデータを書き込むと、その書き込まれたデータをブリッジメモリ３１から読み出し、周辺回路５０に対して書き込むライトアクセスを行う。 - 特許庁 - The semiconductor integrated circuit 1 is provided with: a plurality of memory modules M1-M4; and a test control circuit L3 for controlling write or read of test data in the plurality of memory modules M1-M4.
半導体集積回路１は、複数のメモリモジュールＭ１〜Ｍ４と、前記複数のメモリモジュールＭ１〜Ｍ４におけるテストデータの書き込み又は読み出しを制御するテスト制御回路Ｌ３とを備えている。 - 特許庁 - To provide a memory control circuit which can be adapted for a semiconductor memory having a short access time and in which layout area and current consumption can be reduced, and a method for controlling the circuit.
アクセス時間が短い半導体メモリ装置に適用可能であって、レイアウト面積及び電流の消耗を減らすことができるメモリ制御回路及びその回路を制御する方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
