「cpu」を含む例文一覧(31299)

＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 625 626 次へ＞
  • If the CPUs in an SMP system have different clock sources then there is no way to maintain a correlation between the timer registers since each CPU will run at a slightly different frequency.
    SMP システムの各 CPU が別々のクロック源を持つ場合、タイマレジスタ間の相互関係を管理する方法はない。 これは各 CPU が微妙に異なる周波数で動作するためである。 - JM
  • On the basis of the waveform data file and the CPU definition file, time information and CPU internal operation information is acquired, and the software execution state of the CPU is reproduced.
    波形データファイルおよびＣＰＵ定義ファイルに基づいて時刻情報およびＣＰＵ内部動作情報が取得されてＣＰＵのソフトウェア実行状態が再現される。 - 特許庁
  • The CPU 1 is continuously or intermittently operated in response to temperature of the CPU 1 to obtain the optimal performance and to prevent the thermorunaway of the CPU 1.
    ＣＰＵ１の温度に従ってＣＰＵ１を連続動作又は間欠動作させることにより、最適なパフォーマンスを得るとともにＣＰＵ１の熱暴走を防止することができる。 - 特許庁
  • The system switching control (LXP) board 116 is provided with a CPU restart (reset) function from the other system, a CPU stop function from the other system and a CPU stop function of its own system.
    系切換え制御(ＬＸＰ)ボード１１６は、他系からのＣＰＵ再起動(リセット)機能，他系からのＣＰＵ停止機能，自系のＣＰＵ停止機能を備えている。 - 特許庁
  • LU 2 stores OS to be executed by CPU 1, and LU 7 stores OS to be executed by CPU 2.
    ＬＵ２はＣＰＵ１で実行されるＯＳを格納し、ＬＵ７はＣＰＵ２で実行されるＯＳを格納する。 - 特許庁
  • The finding for the water level H is executed by a CPU 5.
    この水位Ｈの導出は、ＣＰＵ５が実行する。 - 特許庁
  • A CPU 53 reads data from a storage 52.
    ＣＰＵ５３は、記憶装置５２からデータ読み込みを行う。 - 特許庁
  • A recorder CPU 14 is notified through a main CPU 12 a reproduction start command from an operation panel 100.
    操作パネル１００からの再生開始指令は、メインＣＰＵ１２を介してレコーダＣＰＵ１４に通知される。 - 特許庁
  • A digital camera 1 is equipped with a CPU and an image processor.
    デジタルカメラ１は、ＣＰＵ、画像処理装置を備える。 - 特許庁
  • This allows the CPU 56 of the main board 31 and the CPU 371 for controlling prize balls start at the same timing.
    すなわち、主基板３１のＣＰＵ５６と賞球制御用ＣＰＵ３７１とで、同じタイミングで立ち下がる。 - 特許庁
  • SYSTEM AND METHOD FOR ASSURING SECURITY OF COMPUTER CPU
    コンピューターＣＰＵの安全を確保するシステム及び方法 - 特許庁
  • The non-volatile memory module is provided with a local CPU (12).
    不揮発性メモリモジュールはローカルＣＰＵ（１２）を備える。 - 特許庁
  • If the CPU A1 becomes faulty, the CPU B2 continuously operates the display device with a monitor signal 101.
    ＣＰＵＡ１が障害すると、監視信号101によりＣＰＵＢ２がこの表示装置の動作を継続して行う。 - 特許庁
  • A CPU 54 stores positions of defects in a memory 56.
    ＣＰＵ５４は、メモリ５６に欠陥の位置を記憶する。 - 特許庁
  • To prevent secondary damage caused by runaway of a CPU by assuring fail-safe of the CPU in an electronic breaker.
    電子式ブレーカにおいて、ＣＰＵのフェイルセーフを確保し、ＣＰＵの暴走に伴う二次被害を未然に防止する。 - 特許庁
  • MULTI-CPU SYSTEM AND ITS DATA COMMUNICATION CONTROL METHOD
    マルチＣＰＵシステム及びそのデータ通信制御方法 - 特許庁
  • A CPU 52 reads these values via a CPU interface 63 to control parts of an MPEG decoder IC 51.
    ＣＰＵ５２は、ＣＰＵインターフェース６３を介して、これらの値を読み込み、MPEGデコーダＩＣ５１の各部を制御する。 - 特許庁
  • To provide a video image coding technique capable of reducing load of a CPU required for control of a variable length coding device.
    可変長符号化装置制御に必要なCPUの負荷を減らすことができる映像符号化技術を提供する。 - 特許庁
  • Thus, the CPU 12 starts prescribed boot processing.
    これによりＣＰＵ１２は所定のブート処理を開始する。 - 特許庁
  • A CPU drives the CCD 10 in an additional reading mode.
    ＣＰＵは、ＣＣＤ10を加算読み出しモードで駆動する。 - 特許庁
  • VARIABLE LENGTH INSTRUCTION SET CPU AND INSTRUCTION PROCESSING METHOD
    可変長命令セットＣＰＵおよび命令処理方法 - 特許庁
  • A CPU 11 operates in a protect mode or SMM.
    ＣＰＵ１１はプロテクト・モードまたはＳＭＭで動作する。 - 特許庁
  • A CPU 113 functions as the means.
    これらの各手段は、ＣＰＵ１１３がその機能を有する。 - 特許庁
  • A CPU 4 operates on the basis of an integrated physical address.
    ＣＰＵ４は統合物理アドレスに基づいて動作する。 - 特許庁
  • MULTI-CPU SYSTEM AND TRANSFER DATA COMPARISON METHOD FOR IT
    マルチＣＰＵシステムおよびその転送データ比較方法 - 特許庁
  • In other words, this enables the CPU 56 of the main board 31 and the CPU 371 for control prize balls to start at the same timing.
    すなわち、主基板３１のＣＰＵ５６と賞球制御用ＣＰＵ３７１とで、同じタイミングで立ち下がる。 - 特許庁
  • The liquid crystal control CPU 501 controls the VDP 504 according to the command from the production control CPU 401.
    液晶制御ＣＰＵ５０１は、演出制御ＣＰＵ４０１からのコマンドに応じてＶＤＰ５０４を制御する。 - 特許庁
  • The CPU transmits the calculation result to the PC (S107).
    ＣＰＵは、演算結果をＰＣに送信する（Ｓ１０７）。 - 特許庁
  • The CPU 111 counts down the extension timer (S5).
    ＣＰＵ１１１は、延長タイマのカウントダウンを行う（Ｓ５）。 - 特許庁
  • A single CPU executes three tasks being a communication task 11, an image generation task 12 and a print task 13.
    単一のCPUは、通信タスク１１と、イメージ生成タスク１２と、印刷タスク１３との３つのタスクを実行する。 - 特許庁
  • A CPU 31 designates the reproduction times of the 3D images.
    ＣＰＵ３１は、３Ｄ画像の再生時刻を指定する。 - 特許庁
  • The bus right is thus arbitrated between the main CPU 10A and sub CPU 10B, and the HDDs 50.
    このようにしてメインＣＰＵ１０ＡおよびサブＣＰＵ１０ＢとＨＤＤ５０との間のバス権が調停される。 - 特許庁
  • The shift operation circuit is realized as a peripheral I/O module of a CPU core without depending on architecture of the CPU.
    ＣＰＵのアーキテクチャによらず、ＣＰＵコアの周辺Ｉ／Ｏモジュールとしてシフト演算回路を実現できる。 - 特許庁
  • OPPORTUNISTIC CPU FUNCTIONAL TESTING WITH HARDWARE COMPARISON
    ハードウェア比較による好機をねらったＣＰＵ機能試験 - 特許庁
  • An instruction cache 3 outputs to the CPU core 6 a hit instruction in response to a request from the CPU core 6.
    命令キャッシュ３は、ＣＰＵコア６の要求に対してヒットした命令をＣＰＵコア６へ出力する。 - 特許庁
  • CACHE MEMORY SYSTEM, CPU CORE, AND CACHE MEMORY CONTROL METHOD
    キャッシュメモリシステム、ＣＰＵコア及びキャッシュメモリ制御方法 - 特許庁
  • After storing a time measurement initiation time, a timer 20 once releases a CPU so that the CPU performs other process.
    時間計測開始時刻を記憶した後、タイマーは一旦ＣＰＵを解放して、ＣＰＵは他の処理を行う。 - 特許庁
  • A CPU cache mechanism 305 is shared by a plurality of CPU cores 301-304 in a multi-core processor 30.
    ＣＰＵキャッシュ機構３０５は、マルチコアプロセッサ３０内の複数のＣＰＵコア３０１〜３０４に共有される。 - 特許庁
  • The CPU 12 displays the receiving state of an LCD (liquid crystal display) 22 on the basis of the information from the CPU 11.
    アプリケーションCPU１２は、コミュニケーションCPU１１からの通知に基づいて、受信状態をLCD(Liquid Crystal Display)２２に表示させる。 - 特許庁
  • SYSTEM FOR INCREASING EFFICIENCY OF FEEDING CONTROL OF CATTLE WITH CPU
    ＣＰＵによる牛の飼養管理の高効率化システム - 特許庁
  • This host computer 1 comprises an inter-host connecting device 2, a CPU 4 and a CPU 5 which are mutually connected by a common bus 3.
    ホストコンピュータ1は、ホスト間接続装置2、CPU4およびCPU5が共通バス3で相互に接続され構成されている。 - 特許庁
  • Firmware causes a CPU to execute one of a plurality of operation modes executable by the CPU.
    ファームウェアは、ＣＰＵが実行可能な複数の動作モードのうちの１つの動作モードをＣＰＵに実行させる。 - 特許庁
  • The CPU unit includes a register for setting a bus access time.
    ＣＰＵユニットは、バスアクセスタイム設定用レジスタを有する。 - 特許庁
  • At this point, the CPU executes a Z-axis ascending process.
    ここで、ＣＰＵは、Ｚ軸上昇処理を実行する。 - 特許庁
  • After power application, a CPU 1 and a CPU 2 set bits indicating an operation request in registers 1a and 2a respectively.
    電源投入後、ＣＰＵ１，ＣＰＵ２は運用化要求を示すビットをレジスタ１ａ、２ａそれぞれ立てる。 - 特許庁
  • In a CPU load factor detection part 11b, a load factor for a CPU 11a in the navigation device 1 is detected.
    ＣＰＵ負荷率検出部１１ｂにおいて、ナビゲーション装置１のＣＰＵ１１ａの負荷率を検出する。 - 特許庁
  • START DECISION OF DEVICE BY CPU CLOCK AND SERIAL ID
    ＣＰＵクロックとシリアルＩＤによる装置の起動判定 - 特許庁
  • A CPU socket 12 is mounted on a circuit board 10 and a cooling module 20 is mounted on a CPU 16.
    回路基板１０に実装されたＣＰＵソケット１２、ＣＰＵ１６上には冷却モジュール２０が実装される。 - 特許庁
  • SYSTEM FOR SWITCHING INTERMITTENT OPERATION MODE OF CPU OPERATION CLOCK
    ＣＰＵ動作クロックの間欠動作モード切替方式 - 特許庁
  • A digital camera 1 comprises a CPU and an image processing device.
    デジタルカメラ１は、ＣＰＵ、画像処理装置を備える。 - 特許庁
＜前へ 1 2 .... 12 13 14 15 16 17 18 19 20 .... 625 626 次へ＞

例文データの著作権について