「data RAM」を含む例文一覧(2975)
＜前へ 1 2 .... 50 51 52 53 54 55 56 57 58 59 60 次へ＞- This RAM is provided with memory cells in which each output of two inverters INV1, INV2 are made an input of the other inverter mutually, while which are connected to bit lines through selection transistors Q3, Q4, and a pre-charge circuit 30 pre-charging bit lines previously at the time of read-out of data.
２つのインバータＩＮＶ１，ＩＮＶ２の出力が互いの他のインバータの入力となるとともに選択トランジスタＱ３，Ｑ４を介してビット線と接続されたメモリセル、および、データ読み出しに際し予めビット線をプリチャージするプリチャージ回路３０を具備している。 - 特許庁 - In the case of shortage of capacity (for example, in the case of a high resolution image and composition and the like of image data)of a memory (a RAM 66 and the like) inside a multifunction printer 10 when the memory is used as a work area, a storage medium 58 attached into a slot 60 is used as an external work area.
プリンタ複合機１０の内部のメモリ（ＲＡＭ６６等）をワークエリアとして利用する場合に、その容量が不足する場合（例えば、高解像度画像、画像データの合成等）、スロット６０に装着されている記録メディア５８を外付のワークエリアとして利用する。 - 特許庁 - Signals from a power source monitoring IC are input into a game control board and a display control board and a power shutdown handling processing containing the processing for preserving data in a backup RAM area is executed according to the signals from the power source monitoring IC.
電源監視用ＩＣからの信号が遊技制御基板と表示制御基板とに入力され、電源監視用ＩＣからの信号に応じてバックアップＲＡＭ領域にデータを保存する処理を含む電源断時処理を実行し、電源断時処理にはチェックデータを作成する処理が含まれる。 - 特許庁 - The CPU 11 loads to the RAM 12 an encoding program stored in the ROM 13 and data required for executing the program and carries out processing for dynamically and easily determining f_code suitable for each frame before detecting a motion vector according to the encoding program.
ＣＰＵ１１は、ＲＯＭ１３内に記憶された符号化プログラムおよびプログラムの実行のために必要なデータを、ＲＡＭ１２へロードし、符号化プログラムに従って動きベクトルを検出する前に各フレームに適したf_codeを動的にかつ簡単に決定する処理を実行する。 - 特許庁 - When download and access are ended, information on history (URL, start time, connection time, amount of data), information on the URL (FAX number, telephone number), URL (URL of link destination) of Web, and a mail address are created as a communication management record 31 in the RAM 30.
そして、ダウンロード及びアクセスが終了すると、履歴に関する情報（ＵＲＬ、開始時刻、接続時間、データ量）とＵＲＬに関する情報（ＦＡＸ番号、電話番号、ＷｅｂのＵＲＬ（リンク先のＵＲＬ）、メールアドレス）とを通信管理記録３１としてＲＡＭ３０に作成する。 - 特許庁 - The memory address space of a RAM 2 is divided into a plurality of blocks BK0 to BKn so that respective blocks BK0 to BKn have continuous addressing domains, and an address bus and a data bus for a CPU 1 and a RTD(real time debugger) 3 are connected to the respective divided blocks BK0 to BKn.
各ブロックＢＫ０〜ＢＫｎが連続したアドレス領域を持つようにＲＡＭ２のメモリアドレス空間を複数のブロックＢＫ０〜ＢＫｎに分割し、これら分割した各ブロックＢＫ０〜ＢＫｎにＣＰＵ１およびＲＴＤ３のアドレスバスおよびデータバスを接続している。 - 特許庁 - After a voltage difference ΔV is calculated from the voltages, the most suitable transfer current corresponding to the material and size of the transfer material P, transfer environment, etc., is determined from the voltage Vt1 and the voltage difference ΔV by using a data table stored in a RAM 36, and then the transfer is carried out (S38).
そして、これらから電圧差ΔＶが算出された後、突入前電圧Ｖt1と電圧差ΔＶとからＲＡＭ３６内に格納されているデータテーブルにより、転写材の材質、大きさ、および転写環境等に応じた最適な転写電流値が決定されて転写が行われる（Ｓ３８）。 - 特許庁 - The system has an external storage device 10, a linker 11, a RAM 12, a memory 13, an input/output display process 13, and a central arithmetic processor 15 and manages the data in an object module file read in the memory 13 from the external storage device 10 and stored in the memory 13 by applying a pointer system.
外部記憶装置１０、リンカ１１，ＲＡＭ１２、メモリ１３、入出力表示処理１３及び中央演算処理装置１５を有し、外部記憶装置１０からメモリ１３に読み込んで格納したオブジェクトモジュールファイル中のデータにポインタ方式を適用して管理する。 - 特許庁 - The constant data of the sub CPU 109 stored in a nonvolatile memory 104 of the main CPU 103 from the rewrite host computer 500 via the rewriting interface 102 is transferred to the sub CPU 109 via a communication wire 108 to be written into a RAM 110.
書き換えホストコンピュータ５００から書き換えインターフェイス１０２を介してメインＣＰＵ１０３の不揮発性メモリ１０４に格納されているサブＣＰＵ１０９の定数データが、通信線１０８を介してサブＣＰＵ１０９へ転送されてＲＡＭ１１０内に書き込まれる。 - 特許庁 - Alternatively, the first performance control device 33 has a replacement determination means (the first performance control device 33) for determining the replacement of the second performance control device, newly receives performance data and stores them in the RAM 33c.
また、第１演出制御装置３３に、第２演出制御装置３１の交換を判定する交換判定手段（第１演出制御装置３３）を備え、第２演出制御装置３１が交換されたと判定された場合に、新たに演出データを受信してＲＡＭ３３ｃに記憶する。 - 特許庁 - A trigger position is determined at the top of the slope road, and the CPU 110 sets a target speed for running down in a target speed setting subject section with the cardinal point of the trigger position and the termination of the climbing start position on the basis of the slope angle data stored in the RAM 130.
坂路の頂上ではトリガ位置が決定され、ＣＰＵ１１０は、ＲＡＭ１３０に記憶される傾斜角データに基づいて、このトリガ位置を基点とし、登坂開始位置を終点とする目標速度設定対象区間について、降坂時の目標速度を設定する。 - 特許庁 - When the control signal is outputted, an address generating part 12, an initial value generating part 13 and a WR signal generating part 14 each starts to operate to supply address data for initialization, an initial value, and a WR signal, respectively, to the RAM 3 via selectors 15, 16, 17.
この制御信号が出力されると、アドレス生成部１２、初期値生成部１３、ＷＲ信号生成部１４がそれぞれ動作を開始し、セレクタ１５、セレクタ１６、セレクタ１７を介してＲＡＭ３へ初期化のためのアドレスデータ、初期値およびＷＲ信号を供給する。 - 特許庁 - An intermediate data generation part 100 reads out elements in a prescribed order from a zero bit plane number RAM 20 storing 256 array elements with 8-bit addresses added thereto in the order of, for example, raster scan, and writes a minimum value for each 2^(2n) elements to tag plane nRAMs 11 to 15.
中間データ生成部１００は、例えばラスタスキャン順に８ビットのアドレスが付され２５６個の配列要素が格納されたゼロビットプレーン数ＲＡＭ２０から所定の順序で各要素を読み出し、それぞれ２＾(２ｎ)個毎の最小値をタグプレーンｎＲＡＭ１１〜１５に書き込む。 - 特許庁 - A terminal adaptor 1 comprises an interface section 2 of the equipment connected to the ISDN network, an interface section 3 of the equipment which cannot be connected to the ISDN network, a RAM 4 for temporarily storing transmit and receive data, a ROM 5 which stores the control program of the terminal adaptor 1, and a CPU 6 for controlling the terminal adaptor 1.
本ターミナルアダプタ１は、ＩＳＤＮ網接続側インタフェース部２、ＩＳＤＮ網非対応装置側インタフェース部３、送受信データを一時記憶するＲＡＭ４、本ターミナルアダプタ１の制御プログラムを格納したＲＯＭ５、本ターミナルアダプタ１を制御するＣＰＵ６で構成される。 - 特許庁 - When the customer selects a part of the stock price chart or the like on the screen to issue an order placing command, the stock price corresponding to the selected position is acquired from the latest data on the RAM, and sent to the securities firm system together with other ordering conditions entered direct by the customer.
顧客が画面上で株価チャート等の一部を選択して発注指示を出すと、選択された位置に対応する株価をＲＡＭ上の最新データから取得し、顧客が直接入力したその他の注文条件と合わせて、証券会社システムに送信される。 - 特許庁 - A CPU 101 generates print data from image information received from a host device based on table information about the number of columns of a table stored in a RAM 111, column width, a registration number, ruled line width and table information about space between a character and a ruled line and outputs it to a head unit 102.
ＣＰＵ１０１は、ＲＡＭ１１１に記憶された表の列数、列幅、登録番号、罫線幅、文字と罫線間のスペースに関する表情報に基づいて、ホスト装置から受信した画像情報から印刷データを生成しヘッドユニット１０２に出力する。 - 特許庁 - Distribution files and CRC values of the respective distribution files are stored while being related to each other in the hard disk as indicated in (a), and once a day, at the time of power supplying or at the prescribed time or the like for instance, the stored distribution data are read to a RAM and the CRC value is calculated.
ハードディスクには（ａ）に示すように配信ファイル及び各配信ファイルのＣＲＣ値が関連付けされて格納されており、例えば１日１回電源投入時や所定時刻などにおいて、その格納されている配信データをＲＡＭに読み出しＣＲＣ値を算出する。 - 特許庁 - If a decision is made that the imaging apparatus has been reset after occurrence of a previous print error (S63; Y), a retransfer program is initiated from the program ROM and transferred print data is acquired through LAN from the HDD of an imaging apparatus having an address stored in a specified area of the RAM (S64).
ここで、先の印刷エラーが復帰したと判断された場合（Ｓ６３；Ｙ）、プログラムＲＯＭから再転送プログラムを起動し、ＲＡＭの所定エリアに保存されているアドレスの画像形成装置のＨＤＤから、ＬＡＮを介して転送済みの印刷データを取得する（Ｓ６４）。 - 特許庁 - In this flash memory control method, the flash memory 20 incorporated in the digital camera 1 is separated into the ROM area 22 and the RAM area 24 and is controlled by a memory controller 40, and the application software with which the information device can process previously picked-up image data is stored in the ROM area 22.
デジタルカメラ１に内蔵されたフラッシュメモリー２０を、メモリーコントローラー４０によってＲＯＭ領域２２とＲＡＭ領域２４に区画して制御するとともに、ＲＯＭ領域２２には予め撮像した画像データを情報機器側で扱うためのアプリケーションソフトを格納しておく。 - 特許庁 - When the image forming apparatus 10 moves to a second power saving mode, it stores at least a part of data stored in a second storing section 216 constituted of a hard disk drive in a first storing section 214 constituted of a memory of an RAM or the like.
その後、画像形成装置１０は、第２の節電モードに移行する場合、画像形成装置１０は、ハードディスクドライブにより実現される第２の記憶部２１６に記憶されているデータの少なくとも一部を、ＲＡＭ等のメモリにより実現される第１の記憶部２１４に保存する。 - 特許庁 - A control section 44 consists of a ROM 44a that stores a program, a CPU 44b that executes processing on the basis of the program stored in the ROM 44a, a RAM 44c that temporarily stores data for processing in the CPU 44b, and a parallel port 44d for communication with an external device.
制御部４４は、プログラムが格納されたＲＯＭ４４ａと、このＲＯＭ４４ａに格納されたプログラムに基づき処理を行うＣＰＵ４４ｂと、ＣＰＵ４４ｂの処理におけるデータを一時保持するＲＡＭ４４ｃと、外部との通信を行うためのパラレルポート４４ｄとを有している。 - 特許庁 - A number of storage areas B in a RAM 13 storing connection information to the remote controller R is set as an address by using the count X and normal communication can be conducted without the need for increasing the kinds of the remote controllers by deviating a time of object data G to be sent to the main controller M.
そのカウント値Ｘによって、リモコンＲとの接続情報を記憶させるＲＡＭ１３内の記憶領域Ｂの番号をアドレスとして設定し、目標データＧをメインコントローラＭに送信する時期をずらして、リモコンの種類を増やさなくても正常に通信を行うことができる。 - 特許庁 - In this digital video camera, a flash memory 20 incorporated in the digital video camera 1 is separated into a ROM area 22 and a RAM area 24 and is controlled by a memory controller 40, and the application software with which the information device can process previously picked-up image data is stored in the ROM area 22.
デジタルビデオカメラ１に内蔵されたフラッシュメモリー２０を、メモリーコントローラー４０によってＲＯＭ領域２２とＲＡＭ領域２４に区画して制御するとともに、ＲＯＭ領域２２には予め撮影した動画データを情報機器側で扱うためのアプリケーションソフトを格納しておく。 - 特許庁 - The DSP 12 controls the temporary RAM 33 divisionally as SIDEs (A) to (C) and temporary (A) and (B) and controls movements of a read pointer on the SIDEs (A) to (C) and copying of frame data read out of the SIDEs (A) to (C) to the temporary (A) and (B).
ＤＳＰ１２は、テンポラリＲＡＭ３３を、ＳＩＤＥ（Ａ）〜（Ｃ）とテンポラリ（Ａ），（Ｂ）に分けて管理し、ＣＰＵ１１により設定されたパラメータに基づいて、ＳＩＤＥ（Ａ）〜（Ｃ）上のリードポインタの動きと、ＳＩＤＥ（Ａ）〜（Ｃ）から読み出されたフレームデータのテンポラリ（Ａ），（Ｂ）へのコピーとを管理する。 - 特許庁 - Since the program is divided in the unit of the recording capacity of the DVD-RAM in the MPEG 2 and in the unit of the recording capacity of the memory card in the MPEG 4 at video recording (S204), it is possible to dub the program onto object media by having only to carry out high speed copy of data without the need for marker information.
録画時にＭＰＥＧ２はＤＶＤ−ＲＡＭの記録容量単位で分割し、ＭＰＥＧ４はメモリカードの記録容量単位で分割する（Ｓ２０４）ため、マーカ情報など必要とせずに、各々データの高速コピーのみで目的とするメディアへのダビングが可能となる。 - 特許庁 - To properly control a time for supplying power to each of a plurality of storing parts in a volatile storing means (RAM) without increasing the capacity of a power supplying means (battery) for backup when backing up data stored in the volatile storing means.
揮発性記憶手段（ＲＡＭ）に記憶されたデータをバックアップする際に、バックアップするための電力供給手段（バッテリ）の容量を増加させること無く、揮発性記憶手段内の複数の記憶部のそれぞれに対して電力供給をする時間を適切に制御すること。 - 特許庁 - A motor driving current is freely set in one step, by installing a DMA control circuit 26 which reads control data 30 from a RAM 5 with a DMA, and a rotating speed setting register of motors 6-8, and using a DMA demand flag for determining whether DMA is generated or not.
ＲＡＭ５からＤＭＡによって制御データ３０を読み出すＤＭＡ制御回路２６と、モータ６〜８の回転速度設定レジスタとを具備し、ＤＭＡの発生、非発生を決定するＤＭＡ要求フラグを用いることによって、１ステップ内において、モータ駆動電流を自由自在に設定する。 - 特許庁 - When the transfer request leading sector address is located in a range counted by a check sector counter 61 from the error check completion leading address, it is discriminated that the error check process for the request sector has been completed and the rector is stored in the buffer RAM and the data are automatically transferred into a host side.
転送要求先頭セクタアドレスがエラーチェック終了先頭アドレスからチェックセクタカウンタ６１によってカウントされている範囲にある場合には、要求セクタがエラーチェック処理を終えてバッファＲＡＭに記憶されていると判定し、データをホスト側に自動転送させる。 - 特許庁 - When uploading is selected, a starting address and an ending address of RAM or a flash memory are inputted (S6), a processing program and operation data stored in a domain between the starting address and the ending address are read out and sent to an external device, after a start command has been inputted (S7).
アップロードが選択されると、ＲＡＭまたはフラッシュメモリの先頭アドレスと最終アドレスとを入力し（Ｓ６）、スタート指令の入力を待って（Ｓ７）、先頭アドレスと最終アドレスとの間の領域に記憶されている処理プログラムや作業用データを読み出して外部装置に送信する。 - 特許庁 - Furthermore, addresses determining the memory arrangement of two end point configuration faces constituting an end point included in a dual port RAM is set such that they are altered by the conversion circuit at the time of data transfer and stored in the plurality of address memory sections, respectively, every time when they are altered.
更に、デュアルポートＲＡＭに含まれるエンドポイント部を構成する２面のエンドポイント構成面のメモリ構成を決定するアドレスが、上記変換回路でのデータ転送時に変更されて上記の複数のアドレスメモリ部の夫々に変更の都度格納されるように、設定する。 - 特許庁 - When the call from the calling source arrives at a portable telephone set in a silence mode, a CPU 1 first decides whether or not personal identification number exists in the incoming data and decides whether or not the number is matched with a personal identification number registered in a RAM 3 when the number exists.
この発信元からの呼が消音モードにある携帯電話機に達すると、ＣＰＵ１は、まず、着信データの中に暗証番号データがあるか否かを判断し、ある場合はその番号がＲＡＭ３内に登録してある暗証番号と一致しているか否かを判断する。 - 特許庁 - Before the trimming data are stored to EPROM 30, the inner register of the inside of RAM 32 for temporary memory in accordance with a CONT1 signal and a CONT2 signal input to the outer input terminals 42, 44 is modified and the output signal of a sensor element 16 is roughly trimmed.
ＥＰＲＯＭ３０にトリミングデータが記憶される前は、外部入力端子４２，４４に入力されるＣＯＮＴ１信号及びＣＯＮＴ２信号に従って一時記憶用ＲＡＭ３２内の内部レジスタを変更し、センサ素子１６の出力信号を粗調トリミングする。 - 特許庁 - The arithmetic unit 12 comprises CPU 12a, ROM 12b, RAM 12c and an nonvolatile memory 12d, the arithmetic unit 12 obtains whether or not discriminating it as an own elevator from an address, and the message data then are outputted from a display output part 13 and displayed on the display 14.
演算装置１２は、ＣＰＵ１２ａ、ＲＯＭ１２ｂ、ＲＡＭ１２ｃ、不揮発メモリ１２ｄから構成され、演算装置１２で自エレベータであると認識したかどうかを、アドレスから得てそのときのメッセージデータを表示出力部１３から出力して表示器１４に表示する。 - 特許庁 - A control part 21 (CPU) of a cellular phone 20 detects a present location of the cellular phone 20, receives a channel list representing receivable television broadcast channels from the outside at the detected present location and registers the contents of the received channel list in the control part 21 (RAM) as channel data.
携帯電話機２０の制御部２１（ＣＰＵ）は、携帯電話機２０の現在地を検出し、検出した現在地において、受信可能なテレビ放送チャンネルを表すチャンネルリストを外部から受信し、この受信したチャンネルリストの内容を、チャンネルデータとして制御部２１（ＲＡＭ）に登録する。 - 特許庁 - Subsequently, if an instruction to start reading is given, shading correction data are fetched (rewritten) only in the shading RAM 16R (ST6), an R signal processing section 11R, a G signal processing section 11G and a B signal processing section 11B are operated, and document reading processing is started (ST7, ST8).
続いて、読み取り開始指示があると、シェーディングＲＡＭ１６Ｒにのみ、シェーディング補正データの取り込み（再書き込み）を行い（ＳＴ６）、Ｒ信号処理部１１Ｒ、Ｇ信号処理部１１Ｇ、Ｂ信号処理部１１Ｂを動作させて、原稿読み取り処理に入る（ＳＴ７、ＳＴ８）。 - 特許庁 - Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.
制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁 - This cache memory system in which a main CPU is connected with a main memory constituted of an ROM and an RAM through an external bus is constituted of 4-way set associative caches where each Way has Tag 45, Valid bit 46, Dirty bit 47, and data block 48.
メインＣＰＵと、ＲＯＭとＲＡＭからなる主記憶装置とが外部バスを通じて相互に接続されているキャッシュメモリシステムであって、４−ｗａｙセットアソシエイティブキャッシュからなり、各ＷａｙはＴａｇ４５、Ｖａｌｉｄビット４６、Ｄｉｒｔｙビット４７、データブロック４８を持つ。 - 特許庁 - In this portable communication terminal having an electronic mail transmitting and receiving function, the aggregate of symbols for discriminating at least two identification data for designating the destination of transmission in electronic mail addresses is stored as address interpolation information in an ROM 9 or an RAM 10.
電子メールの送受信機能を有する携帯通信端末において、ＲＯＭ９又はＲＡＭ１０には、電子メールアドレスにおいて、送信先を指定するための２以上の識別データをそれぞれ区分するための記号の集合体がアドレス補完情報として格納されている。 - 特許庁 - A printer 100 acquires a horizontal DCT coefficient group and a vertical DCT coefficient group for each block from JPEG data, selects an edge pattern approximate to a luminance change represented with these coefficient groups from a predetermined table and records a pattern number thereof in a RAM 170.
プリンタ１００は、ＪＰＥＧデータからブロック毎に水平方向のＤＣＴ係数群と垂直方向のＤＣＴ係数群とを取得し、これらの係数群によって表される輝度変化に近似するエッジパターンを所定のテーブルから選出して、そのパターン番号をＲＡＭ１７０に記録する。 - 特許庁 - A CPU 11 compares a disconnection position detected by the disconnection checking circuit 20 with a predetermined printing area in print data, and if a printing position by the heating element at the disconnection position is determined to overlap with the printing area, printing is performed from, e.g., a reverse direction (from the underside of the printing layout), for the print data expanded into the print buffer of a RAM 13.
ＣＰＵ１１は、断線チェック回路２０によって検出された断線位置と印刷データにおける所定の印刷エリアとを比較し、断線位置の発熱体による印刷位置と印刷エリアとが重なると判定された場合に、ＲＡＭ１３の印刷バッファに展開された印刷データに対して、例えば逆方向で（印刷レイアウトの下側から）印刷する。 - 特許庁 - The RAM 10a is provided with a flash interface circuit 19 which generates control signals required for data access to the flash memory 60 in synchronism with the command from the CPU 70, and a pseudo SRAM 29, a memory device capable of random access, to read and write data or the flash memory 60 or the pseudo SRAM according to the command from the CPU 70.
ＲＡＭ１０ａは、ＣＰＵ７０からの指令に同期して、フラッシュメモリ６０に対するデータのアクセスに必要な制御信号を生成するフラッシュインタフェース回路１９と、ランダムアクセス可能なメモリ素子である擬似ＳＲＡＭ２９とを備え、ＣＰＵ７０からの指令に応じて、フラッシュメモリ６０または擬似ＳＲＡＭ２９に対して、データの読み出し、書き込みを行なう。 - 特許庁 - CPU 1 runs a variable receiving program read from a ROM 3, receives variable data on the specifications of the serial flash memory 100 via a communication interface part 5, runs a serial flash memory read program read from the ROM 3 using the received variable data, and transfers the program stored in the serial flash memory 100 to a RAM 2 via a serial interface part 4.
ＣＰＵ１は、ＲＯＭ３から読み出した変数受信プログラムを実行して、通信インターフェース部５を介してシリアル型フラッシュメモリ１００の仕様に関する変数データを受信し、ＲＯＭ３から読み出したシリアルフラッシュメモリリードプログラムを、受信した変数データを用いて実行し、シリアルインターフェース部４を介してシリアル型フラッシュメモリ１００に格納されているプログラムをＲＡＭ２へ転送する。 - 特許庁 - An input/output control circuit 13 writes received image data into a RAM 14 when receiving the image data transmitted from a CPU 2 and transmits a display signal which displays black images to a D/A converter 16 from the start of writing till the end thereof and the D/A converter 16 supplies a voltage corresponding to the display signal to a display part 20.
入出力制御回路１３が、ＣＰＵ２から送信された画像データを受信した場合に、受信した画像データをＲＡＭ１４に書き込むと共に、書き込みを開始してから終了するまで黒色の画像を表示する表示信号をＤ／Ａコンバータ１６に送信し、Ｄ／Ａコンバータ１６により、その表示信号に対応する電圧を表示部２０に供給する。 - 特許庁 - A 2nd RAM 104 stores and manages information including a header part adopting the JBIG coding system in image information subjected to JBIG coding in the unit of pages, a coding section 111 codes the image information by using the information stored and managed in the unit of pages, outputs a data part adopting the JBIG coding system and an image memory 105 stores the coded data part.
第２ＲＡＭ１０４にＪＢＩＧ符号化する画像情報のＪＢＩＧ符号化方式におけるヘッダ部を含む情報をページ単位に記憶、管理し、ページ単位に記憶、管理される情報を用いて符号化部１１１で画像情報を符号化し、ＪＢＩＧ符号化方式におけるデータ部を出力し、その符号化されたデータ部を画像メモリ１０５に蓄積する。 - 特許庁 - This system supporting centering adjustment of a turbine with a CPU 14 includes an input means 10 to input a measured value at each joint, and a designed value, tolerance and adapted degrees of each axle, and a RAM 20 to store input data, program 34 to operate adjustment degrees of a bearing, and a display device 17 to display input data and adjusted values.
ＣＰＵ１４を備えたタービンのセンタリング調整の支援装置であって、前記各軸継ぎ手Ｄにおける測定値と、各車軸Ｓの設計値と、許容値と、調整量とを入力する入力手段１０と、データを記憶する入力データ記憶手段であるＲＡＭ２０と、軸受け調整量演算プログラム３４と、入力データ及び整値等を表示する表示装置１７とを備える。 - 特許庁 - When the difference between expansion model types of the menu, etc., is processed, a CPU 103 reads the data of the customized data area 202 each time or previously, and the CPU 103 conducts a process in response to the contents corresponding to a RAM 105, an EEPROM 106, an OSD circuit 107, a device control microcomputer 109, etc., and can absorb the difference between the model types.
メニューなど展開機種間の差分部分の処理を行う場合は、その都度もしくは、予めカスタマイズデータ格納領域２０２のデータを読み込んで、その内容に応じた処理をＣＰＵ１０３がＲＡＭ１０５及びＥＥＰＲＯＭ１０６及びＯＳＤ回路１０７及びデバイス制御マイクロコンピュータ１０９などに対して行うことで、機種間の差分を吸収することができる。 - 特許庁 - In this image forming apparatus 1, image quality setting parameter data 105b stored in an image quality setting ROM 105 is copied to be stored in a RAM 109 for specially ordered image quality as the specially ordered image quality setting parameter data 109b and a reference image quality setting parameter is designated to an image quality selecting program 109a by an initial setting program 107a in a ROM 107.
本発明に係わる画像形成装置１によれば、画質設定ＲＯＭ１０５内に記憶された画質設定パラメータデータ１０５ｂを特注画質設定パラメータデータ１０９ｂとして特注画質用ＲＡＭ１０９に複写して記憶保持し、ＲＯＭ１０７内の初期設定プログラム１０７ａにより画質選択プログラム１０９ａに参照画質設定パラメータを指定する。 - 特許庁 - The display driver including a pixel aggregate processing unit that processes image data received from the Internet, a RAM deck that converts digital image data into an analog signal, and control unit that controls operations of each driver component and the display driver adopts an increased scanning frequency by retrieving a pixel of a border of display colors and revising relatively fewer display colors of the pixel into display colors of an adjacent pixel.
インターネットから受信した画像データを処理する画素凝集処理機、画像データのデジタルデータをアナログ信号に変換するラムデック、各構成要素の動作を制御する制御機を含むディスプレイ駆動装置で、表示色の境界の画素を探し相対的に少ない表示色の画素を隣接画素の表示色に変更し、走査周波数を増加させる。 - 特許庁 - By writing control data from an indoor controller installed on the indoor side after installation work to a RAM on the outdoor side by wire or radio, the control device obtains versatility as a common component adapted to similar models in manufacturing, distribution, or service, and by writing control data specific to each model after installation work, the control device displays a function as a specific model.
据え付け設置作業後に、室内側に設置される、室内コントローラから制御用データを室外側のＲＡＭに有線または無線の通信により書込むことで、生産あるいは流通、サービスにおいては類似機種に対応した共用部品として汎用性を持ち、据え付け設置作業後に各機種固有の制御データを書込むことで、特定機種としての機能を発揮する。 - 特許庁 - A CPU core 11 allows a voice analysis engine to analyze and generate digital signals of speech language re-input continuously from a picture display for urging a re-input of the speech language, acquires data related to characteristic information of the re-input speech language as second analysis result data and stores them in an analysis result count buffer of a WORK RAM 14.
ＣＰＵコア１１は、音声言語の再入力を促す画像表示に続いて再入力された音声言語のデジタル信号に対して音声解析エンジンが音声解析を実行し生成する、その再入力された音声言語の特徴情報に関するデータを、第２の解析結果のデータとして取得し、ＷＯＲＫ ＲＡＭ１４の解析結果カウントバッファに格納する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
