「data bit」を含む例文一覧(6360)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 127 128 次へ＞- These data is transmitted to a read-out data conversion circuit 13, and converted to two bit data.
これらのデータは、読出データ変換回路１３へ伝送され、２ビットデータに変換される。 - 特許庁 - The data selecting unit 16 refers to upper bit data and extracts four required basic data.
データ選択部１６は、上位ビットデータを参照して必要な４個を抽出する。 - 特許庁 - The data processing system 2 has a base data address region 24 and a bit-band data region 28.
データ処理システム２はベース・データ領域２４とビット・バンド・データ領域２８とを有する。 - 特許庁 - FIXED BIT RATE DATA CELL TRANSMITTER AND ITS METHOD
固定ビットレートデータセル送出装置およびその方法 - 特許庁 - Curtailment of data is sequentially conducted from the right-end bit.
データの切り捨ては、右端のビットから順に行う。 - 特許庁 - SUB-RATE DATA SWITCH DEVICE USING BIT OPERATION FUNCTION
ビット操作機能を利用したサブ−レートデータスイッチ装置 - 特許庁 - For the respective words, the retrieval result between the data bit and data to retrieve this data bit and the retrieval result between the empty bit and data to retrieve this empty bit are outputted onto a common matched line.
それぞれのワードは、データビットとこのデータビットを検索しようとするデータとの検索結果と、エンプティビットとこのエンプティビットを検索しようとするデータとの検索結果とが共通の一致線上に出力される。 - 特許庁 - The HDLC(high-level data link protocol) is a bit-oriented protocol
ハイレベルデータリンク制御(HDLC)はビット指向プロトコルである - コンピューター用語辞典 - ACCESS TO BIT VALUE IN DATA WORD STORED IN MEMORY
メモリに記憶されたデータワード内のビット値へのアクセス - 特許庁 - Further, the data transmitting section outputs the bit data constituting one kind of the selected data to the driver IC 47 continuously by a predetermined bit number more than the bit number of the selected data following the final end of the selected data.
また、データ送信部は、選択データの末尾に続けて、１種類の選択データを構成するビットデータを、選択データのビット数よりも多い所定ビット数連続してドライバＩＣ４７へ出力する。 - 特許庁 - A header analyzer 203 analyzes the header of an encoded data; determines whether the data are 8-bit encoded data or 12-bit encoded data; and outputs the data to a bit shifter 205, 219, a rounding processor 217, and a dequantizer 211.
ヘッダ解析部２０３は符号化データのヘッダを解析し、８ビットの符号化データか、１２ビットの符号化データかを判定し、ビットシフト部２０５、２１９、丸め処理部２１７、逆量子化部２１１に出力。 - 特許庁 - The upper or lower 8-bit data of 16-bit data on a data bus by the IDE standard read from the storage device 22 is transferred as 8-bit data on the data bus by the SCSI standard.
記憶装置２２から読み出したＩＤＥ規格によるデータバス上の１６ビットのデータの上位または下位の８ビットのデータをＳＣＳＩ規格によるデータバス上の８ビットのデータとして転送する。 - 特許庁 - The 8-bit data on the data bus by the SCSI standard to be written in the device 22 is transferred as the upper or lower 8-bit data of the 16-bit data on the data bus by the IDE standard.
また、記憶装置２２に書き込むＳＣＳＩ規格によるデータバス上の８ビットのデータをＩＤＥ規格によるデータバス上の１６ビットのデータの上位または下位の８ビットのデータとして転送する。 - 特許庁 - In the data within the pixel data storage part 201, a valid data selecting part 203 delivers to a bit plane data processing part 204 only the bit data of ≤ bit plane number specified in the above step in the individual pixels.
そして、有効データ選択部２０３は画素データ記憶部２０１内のデータのうち、各画素の、上記で特定されたビットプレーン番号以下のビットデータのみをビットプレーンデータ処理部２０４に引き渡す。 - 特許庁 - Among all the bit data of variable length communication cells, the bit data for the integer multiple of a first bit length are stored in a main cell storage memory 1 accessible for the first bit length, and bit data of no longer of the first bit length except for the bit data to be stored in the main cell storage memory 1 are stored in a fraction memory 2.
この発明は、可変長通信セルの全ビットデータの内、第１のビット長の整数倍のビットデータを第１のビット長でアクセス可能な主セル格納メモリ１に蓄積し、主セル格納メモリ１に格納されるビットデータを除く第１のビット長未満のビットデータを端数メモリ２に蓄積して構成される。 - 特許庁 - Thus, there is no need to perform arithmetic processing for rearranging data one bit by one bit for converting the serial data into the parallel data.
これにより、シリアルデータをパラレルデータに変換するためにデータを１ビットずつ並び換える演算処理をしなくてすむようにする。 - 特許庁 - The printer 2 is provided with a bit map data generation part 21b for generating bit map data from the print control data received from the PC1.
プリンタ２は、ＰＣ１から受け取った印刷制御データからビットマップデータを生成するビットマップデータ生成部２１ｂを有する。 - 特許庁 - Also it can be recognized that what bit the actually effective data is out of output data from the number of times of writing of dummy data.
またダミーデータの書き込み回数から出力データのうち実際に有効なデータが何bitであるかを知ることができる。 - 特許庁 - To prevent erroneous detection of data by reducing the capacitance coupling of a data-read bit line and data-write bit line.
データ読み出し用ビット線とデータ書き込み用ビット線との容量カップリングを低減させて、データの誤検出を防止する。 - 特許庁 - To prevent a detection error of data by reducing the coupling of capacitance between the bit lines for data read operation and bit lines for data write operation.
データ読み出し用ビット線とデータ書き込み用ビット線との容量カップリングを低減させて、データの誤検出を防止する。 - 特許庁 - A data register 21 receives data to be write data and accumulates 64-bit write data by 11 times of reception.
また、データレジスタ２１は、書込データとなるデータを１１回の受信で６４ビットの書込データを蓄える。 - 特許庁 - To transfer data in a bit unit convenient for demodulating the channel bit of an address or the channel bit of data from a decoding part in a demodulation part when transferring data by a common data bus.
復号部からアドレスのチャネルビットとデータのチャネルビットを共有のデータバスでデータ転送するとき、復調部でどちらを復調するにも都合の良いビット単位でのデータ転送を可能とする。 - 特許庁 - A 16-bit data word is supplied to an MTR encoder 4 and input words are respectively divided into three blocks, that is, six-bit, six-bit and four-bit concerning encoder inputs 5a-7a.
一連のｍビット・データ・ワードを符号化して、磁気記録チャネルへ供給するための一連のｎビット・コード・ワード（ｎ＞ｍ）を生成する。 - 特許庁 - In the interface card 10, a data storage part 18 is provided, which is connected to a first data bus 20 of a first bit width (for example, 16-bit width) and in which data for a larger second bit width (for example, 32-bit width) than the first bit width can be accumulated.
インタフェースカード１０は、第一のビット幅（例えば１６ビット幅）の第一データバス２０に接続され第一のビット幅より大きな第二のビット幅（例えば３２ビット幅）分のデータを蓄積可能なデータ記憶部１８を備える。 - 特許庁 - The semiconductor integrated circuit device is provided with a data bit storage memory (1) for storing data bits, a code bit storage memory (3) for storing code bits, and an ECC circuit (5) for performing error correction by using a data bit and a code bit.
データビットを格納するデータビット格納用メモリ(1)と、コードビットを格納するコードビット格納用メモリ(3)と、データビットとコードビットとを用いて誤り訂正を実行するＥＣＣ回路(5)とを具備する。 - 特許庁 - This device comprises a fail bit detecting block, a fail bit counter, a latch block, and a data output buffer block.
フェイルビット検出ブロック、フェイルビットカウンタ及びラッチブロック、データ出力バッファブロックを含む。 - 特許庁 - The bit string operation part operates the bit string of operational object data based on a prescribed rule.
ビット列操作部は、操作対象データのビット列を所定の規則に基づき操作する。 - 特許庁 - Also, 6 bites from bit 0 to bit 6 are used as a portion of prize ball control command data.
また、ビット０〜ビット６の６バイトが、賞球制御コマンドデータ部分として使用される。 - 特許庁 - A header attaching unit 103 attaches the header of the bit rate A to data of a high-speed bit rate B.
ヘッダ付加部１０３は、高速のビットレートＢのデータにビットレートＡのヘッダを付加する。 - 特許庁 - An input bit stream is divided into the sequence of encoded data and the sequence of a control bit.
入力ビットストリームを符号化データのシーケンスと制御ビットのシーケンスとに分割する。 - 特許庁 - A CPU 21 calculates a bit rate of base data as a local bit rate in each predetermined unit.
CPU２１は、下地データのビットレートを所定の単位ごとに局所ビットレートとして算出する。 - 特許庁 - A header attaching unit 102 attaches to data of a low-speed bit rate A, a header of the bit rate A.
ヘッダ付加部１０２は、低速のビットレートＡのデータにビットレートＡのヘッダを付加する。 - 特許庁 - The encoder encodes a data bit together with a check bit and generates an encoded signal.
エンコーダはチェックビットと共にデータビットを符号化して符号化された信号を生成する。 - 特許庁 - The compatibility with memory cards such as those of data terminal 1 bit or 4 bit can be realized.
データ端子１ビット、４ビット等のメモリカードとの互換性を実現することができる。 - 特許庁 - DATA RECEIVER FOR ESTIMATING BIT RATE, BIT RATE ESTIMATING METHOD, PROGRAM AND RECORDING MEDIUM
ビットレートを推定するデータ受信装置、ビットレート推定方法、プログラム及び記録媒体 - 特許庁 - The address and data are transmitted by serial communication bit by bit from the host side to the device side.
ホスト側からデバイス側にアドレス及びデータを１ビットずつシリアル通信で送信する。 - 特許庁 - The read digital data are compared, bit by bit, to diagnose the digital portion 233.
読み出したデジタルデータをビット毎に比較することで、デジタル部２３３の診断を行う。 - 特許庁 - Whether the data of the stuff bit is valid is distinguished in dependence on a control bit value.
コントロール・ビット値に依存して、スタッフ・ビットのデータが有効であるか否かが区別される。 - 特許庁 - Then, when the frame synchronization of the first bit data is detected, the first bit data are transmitted to a serial/parallel conversion part 21, and when the frame synchronization of the first bit data is not detected and the frame synchronization of the second bit data is detected, the second bit data are transmitted to the serial/ parallel conversion part 21.
そして、第１のビットデータのフレーム同期を検出したときは、第１のビットデータをシリアル／パラレル変換部２１に伝達し、第１のビットデータのフレーム同期を検出せず、かつ、第２のビットデータのフレーム同期を検出したときは第２のビットデータをシリアル／パラレル変換部２１に伝達する。 - 特許庁 - BIT LINE SELECTOR SWITCH AND METHOD FOR SELECTING DATA LINE
ビット線セレクタ・スイッチおよびデータ線を選択する方法 - 特許庁 - Each pixel is composed of data having 8-bit length.
各画素は８ビット長のデータから構成されている。 - 特許庁 - In a plate division mode, the job file generation unit extracts bit map data contained in an acquired image file, and generates a job file containing the extracted bit map data for each bit map data.
分版モードの場合、取得した画像ファイルに含まれているビットマップデータを抽出し、抽出したビットマップデータを含むジョブファイルをビットマップデータ毎に生成する。 - 特許庁 - The modulation section extracts the bit data from the multiple signal.
変調部は、多重信号からビットデータを抽出する。 - 特許庁 - BIT MAP DATA GENERATING APPARATUS/METHOD FOR IC TESTER
ＩＣ試験装置のビットマップデータ作成装置および方法 - 特許庁 - Bit line data are detected and amplified by a sense amplifier 5.
ビット線データはセンスアンプ５により検知増幅される。 - 特許庁 - To supplement data of low order (m-n) bit length with a less conversion error by an easy processing in extending digital data of n-bit length to data of m-bit length (m>n).
ｎビット長のデジタルデータをｍビット長（ｍ＞ｎ）のデータに拡張する際に、下位（ｍ−ｎ）ビット長のデータを、容易な処理によって少ない変換誤差で補填する。 - 特許庁 - A first memory cell stores k-bit data in one cell.
第１メモリセルは、１セルにｋビットのデータを記憶する。 - 特許庁 - A first buffer 12 outputs data with a first bit width.
第１バッファ12は、第１ビット幅でデータを出力する。 - 特許庁 - DYNAMIC BANDWIDTH ALLOCATION TO VARIABLE BIT RATE STREAMING DATA
可変ビットレートストリームデータに対する動的帯域幅割当 - 特許庁 - An output bit selection part 30 outputs bit data of the data stored in the register part 28 as a signal Dn based on the observation object bit data.
そして出力ビット選択部３０は観測対象ビットデータに基づいて、レジスタ部２８に記憶されたデータのビットデータを信号Ｄｎとして選択部３２に出力する。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
