「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 55 56 57 58 59 60 61 62 63 .... 138 139 次へ＞- A computer 4 divides test data of (N+M) bits into A bit data for a step and B bit data for an offset and sends them to an input buffer 5, receives an output from an output buffer 6 to search all change points of digital outputs with respect to analog inputs, thereby measuring the nonlinearity.
計算機４は、N＋Mビットのテストデータをステップ用のＡビットとオフセット用のＢビットに分割して入力バッファ５に送るとともに、出力バッファ６の出力を取り込んで、アナログ入力に対するデジタル出力の変化点を全点サーチすることで非直線性を測定する。 - 特許庁 - While the data transmission circuit 64 is transmitting the recorded data from one of the storage areas (for example, A) for the buffer 22 for the error correction, a parity addition circuit 29 adds parity to the data recorded on the other storage area (for example, B) of the buffer 22 for the error correction.
また、データ送信回路６４がエラー訂正用バッファ２２の一方の格納領域（例えば、Ａ）から記録データを送信している間に、パリティ付加回路２９がエラー訂正用バッファ２２の他方の格納領域（例えば、Ｂ）に記録されている記録データにパリティを付加する。 - 特許庁 - An encoder 10 encodes moving image data, and determines whether the information amount of the encoded moving image data satisfies, in units of a picture, control of a virtual buffer obtained by virtually modeling a reception buffer of a decoder that is a transmission destination of the encoded moving image data.
符号化装置１０は、動画像データを符号化し、符号化された動画像データの情報量が、符号化された動画像データの送信先である復号化装置の受信バッファが仮想的にモデル化された仮想バッファの制御をピクチャ単位で満足するか否かを判定する。 - 特許庁 - The frame rate adjusting part 102 is provided with a frame buffer where the input video data are stored by a frame unit, and reads the video data stored in the frame buffer at a timing determined by the specified frame rate, which independent of a timing determined by the frame rate of the input video data.
フレームレート調整部１０２は、入力映像データがフレーム単位に格納されるフレームバッファを備え、入力映像データのフレームレートによって決まるタイミングとは独立した、指定されたフレームレートによって決まるタイミングで、フレームバッファに格納された映像データを読み出す。 - 特許庁 - A digital multifunctional machine 1 comprises: a FIFO memory 112 serving as a buffer for temporarily storing data DMA (Direct Memory Access)-transferred from a DDR-SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) 104; and a FIFO memory 114 serving as a buffer for temporarily storing data to be DMA-transferred to the DDR-SDRAM 104.
デジタル複合機１は、ＤＤＲ−ＳＤＲＡＭ１０４からＤＭＡ転送されてきたデータを一時的に保持するバッファであるＦＩＦＯメモリ１１２と、ＤＤＲ−ＳＤＲＡＭ１０４へＤＭＡ転送するデータを一時的に保持するバッファであるＦＩＦＯメモリ１１４とを備える。 - 特許庁 - Thus, the MAC layer control section 101a starts writing data of the next frame into the double buffer 104 by a DMA controller 103 without waiting the completion of data read from the double buffer 104 by a data processing section 101b, namely, can continuously transfer a plurality of frames.
これにより、ＭＡＣ層制御部ａ１０１は、データ加工部１０１ｂによるダブルバッファ１０４からのデータ読み出しの完了を待機することなく、ＤＭＡコントローラ１０３によるダブルバッファ１０４への次フレームのデータ書き込みを開始すること、即ち複数フレームの連続転送を可能とする。 - 特許庁 - A decompression conversion processing part 92 constituting the exposure part 72 develops the image-processed run-length data stored in the buffer 90 on bit map data, transmits the developed data to a DMD controller 42 via a buffer 94 and drives a DMD 36 to expose and record a two-dimensional image on a substrate.
露光部７２を構成する解凍変換処理部９２は、バッファ９０に格納された画像処理後のランレングスデータをビットマップデータに展開し、バッファ９４を介してＤＭＤコントローラ４２に送信し、ＤＭＤ３６を駆動して基板に二次元画像を露光記録する。 - 特許庁 - The digital composite machine 5 comprises a facsimile transmitter/receiver 551; a transmission buffer 552 and a reception buffer 553; and a network interface 511 for transmitting transmission/reception recording data and transmission data, or reception data by a facsimile transmitter/receiver 551 to a facsimile server 1 connected via a network 9.
デジタル複合機５は、ＦＡＸ送受信部５５１と、送信バッファ５５２及び受信バッファ５５３と、ネットワーク９を介して接続されたＦＡＸサーバ１へ、ＦＡＸ送受信部５５１による送受信記録データ及び送信データまたは受信データを送信するネットワークインタフェース５１１とを備える。 - 特許庁 - A memory controller 104 reads the information data from the buffer memory 105 according to the storage of the predetermined amount of information data into the buffer memory 105, starts a recording processing to an optical disk 108, and stops the recording processing of the information data to the optical disk 108 by stopping the reading of the information data when the information data recorded in the buffer memory 105 becomes a specific amount smaller than a predetermined amount.
メモリコントローラ１０４は、バッファメモリ１０５に対して所定量の情報データが蓄積されたことに応じてバッファメモリ１０５から情報データを読み出して光ディスク１０８に対する記録処理を開始すると共に、その後バッファメモリ１０５に記録された情報データが所定量よりも少ない特定量となったことに応じて情報データの読み出しを停止して光ディスク１０８に対する情報データの記録処理を停止する。 - 特許庁 - The practical data transfer length of data stored in a data buffer 13 is detected, data transfer length commanded from a master device 20 is compared with the practical data transfer length and the data transfer length of smaller length is set in an SCSI interface 11 to perform data transfer processing.
データバッファ１３に記憶されているデータの実質的なデータ転送長を検出し、上位装置２０から指令されたデータ転送長と実質的なデータ転送長との大小関係を比較して値の小さな方のデータ転送長をＳＣＳＩインターフェイス１１に設定し、データ転送処理を実行させる。 - 特許庁 - The data relaying apparatus 4 is provided with a buffer group 43 comprising buffers 431 each temporarily storing relayed data by each of data types, and a data controller 44 adjusts the priority of the data on the basis of attachment information of received data stored in the buffers 431 and attachment information of presently receive data received this time.
データ中継装置４に、中継するデータをデータ種類ごとに一時保持するバッファ４３１よりなるバッファ群４３を設けるとともに、データコントローラ４４で、バッファ４３１に保持された受信済データの付帯情報と今回受信された今回受信データの付帯情報とに基づいて、データの優先度を調整する。 - 特許庁 - A reception buffer 12, a first buffer control means 13 deciding an initial value for an allocation volume in the reception buffer for each data type and updating the initial value for the allocation volume according to release of the reception buffer, and a second buffer control means 13 dynamically updating the initial value for the allocation volume or the updated allocation volume are provided.
受信バッファ１２と、データタイプ毎に前記受信バッファにおける割り当て容量の初期値を決定すると共に、前記割り当て容量の初期値を前記受信バッファの開放に伴って更新する第１のバッファ制御手段１３と、前記割り当て容量の初期値又は更新後の割り当て容量を動的に更新する第２のバッファ制御手段１３とを具備したことを特徴とする。 - 特許庁 - The communication processor internal bus arbitration system monitors the spare capacity of a transmission buffer of a transmitting part, avoids an overrun problem of the transmission buffer by controlling DMA request reception, and avoids an underrun problem of the transmission buffer by controlling data stored in the transmission buffer in a packet unit about transmission start timing from the transmission buffer.
本発明による通信プロセッサ内部バス調停方式は、送信部の送信バッファの空き容量を監視し、ＤＭＡ要求受付を制御することで送信バッファのオーバーラン問題を回避し、送信バッファからの送信開始タイミングを、送信バッファに格納済みのデータをパケット単位で制御することで、送信バッファのアンダーラン問題を回避することを特徴とするものである。 - 特許庁 - If the decision is to use a partial continuous area, a sub buffer 412 that is a continuous area with connected leading and trailing end positions is defined in the partial continuous area, and data writing to the sub buffer and data reading from the sub buffer to a host 51 are executed concurrently.
一部の連続領域を使用すると決定した場合に、その一部の連続領域内において、先端位置と終端位置が連結された連続領域であるサブ・バッファ４１２を規定し、そのサブ・バッファへのデータ書き込みとそのサブ・バッファからのホスト５１へのデータの読み出しとを並列して実行する。 - 特許庁 - The asynchronous packer includes a write buffer commonly used for an asynchronous bridge and for upsizing, to buffer a write channel data; and first and second asynchronous packing controllers which control channel compaction according to first and second clocks, respectively, regarding the write channel data input/output to/from the write buffer during burst write.
非同期パッカーは、非同期ブリッジ及びアップサイジングに共通で用いられ、ライトチャンネルデータをバッファリングするライトバッファと、バーストライト時に前記ライトバッファに入出力される前記ライトチャンネルデータに対するチャンネル圧縮を第１及び第２クロックによって各々制御する第１及び第２非同期パッキング制御器を含む。 - 特許庁 - The asynchronous unpacker includes a read buffer commonly used for an asynchronous bridge and for upsizing to buffer a read channel data; and first and second asynchronous unpacking controllers which control channel compaction according to the first and second clocks, respectively, regarding the read channel data input/output to/from the read buffer during burst read.
また、非同期アンパッカーは、前記非同期ブリッジ及びアップサイジングに共通で用いられ、リードチャンネルデータをバッファリングするリードバッファと、バーストリード時に前記リードバッファに入出力される前記リードチャンネルデータに対するチャンネル圧縮を前記第１及び第２クロックによって各々制御する第１及び２非同期アンパッキング制御器を含む。 - 特許庁 - A common characteristic extracting module 64 detects characteristics in common with those of the plurality of zoomed images 82 acquired from the user data buffer 61 via an image acquiring module 63 and stores them in a classification model buffer 65 as the characteristics of the categories 81 acquired from the user data buffer 61 via a category acquiring module 62.
共通性抽出モジュール６４は、画像取得モジュール６３を介してユーザデータバッファ６１より取得した複数のズーム画像８２に共通する特徴を検出し、それを、カテゴリ取得モジュール６２を介してユーザデータバッファ６１より取得したカテゴリ８１の特徴として分類規範バッファ６５に保存させる。 - 特許庁 - The receiver includes a buffer control means (31) to adjust a buffering volume of the data stored in the buffer (13) to be set at a preset assumed value when inputting the data from the buffer (13) to the descrambler (14) for the first time after acquiring the control information for allowing the audio output and the video output.
受信装置は、音声出力及び映像出力を可能とするための制御情報の取得後に初めてバッファ（１３）からデスクランブラ（１４）に入力する際にバッファ（１３）に蓄積されたデータのバッファ量が予め設定された想定量となるように調整するバッファ制御手段（３１）を有する。 - 特許庁 - The reconstructed image which is necessary for decoding moving video data outputted from a media buffer 2108 are held in the reconstructed image buffer 202, and the decoder 201 can promptly perform decoding irrespective whether inputted moving video data inputted from the media buffer 2108 at the time of device switching, form an intra frame or not.
メディアバッファ２１０８から出力される動画データを復号するために必要となる再構築画像は再構築画像バッファ２０２に保持され、デバイス切替時にメディアバッファ２１０８から入力される動画データがイントラフレームであるか否かにかかわらずデコーダ２０１は即座に復号を行うことが可能である。 - 特許庁 - The screen generation part 66 stores data drawing the second area in buffer memories 62a or 62b, copying them in the other buffer memory and then, sequentially adds the data drawing the first area in the plurality of frames to the respective buffer memories 62a and 62b, respectively, to generate the screen.
画面生成部６６は、バッファメモリ６２ａ又は６２ｂに、第２領域を描画したデータを格納し、それを他方のバッファメモリに複製した後、複数のフレームにおける第１領域を描画したデータのそれぞれを順次それぞれのバッファメモリ６２ａ及び６２ｂに追加することにより、画面を生成する。 - 特許庁 - A reading control means 26 of a second virtual device driver means 36 sequentially reads the driving data stored in the buffer section 24.
第２仮想デバイスドライバ手段３６の読出制御手段２６は、バッファ部２４に記憶された駆動データを順次読み出す。 - 特許庁 - Sufficient recording time is set so as to store all the coded data recorded during the recording time in the buffer memory 24.
バッファメモリ２４に記録時間内の全符号データがバッファメモリ２４に格納されるように、記録時間を設定する。 - 特許庁 - When there occurs a first trigger phenomenon, the data sample is written in a linear region 20 behind the circulation buffer inside the memory.
第１トリガ事象が生じたときに、メモリ内の循環バッファの後の線形領域２０にデータ・サンプルを書き込む。 - 特許庁 - To provide an auxiliary storage device, which collects data useful for failure analysis of a buffer while preventing deterioration of performance.
パフォーマンスの低下を防止し、バッファの故障解析に有益なデータを収集する補助記憶装置を提供する。 - 特許庁 - Data on the number of game media for specifying the total number of put-out game media is backed up and stored in a total prize ball number storage buffer.
払出総数を特定可能な遊技媒体数データは、総賞球数格納バッファにバックアップされて記憶される。 - 特許庁 - To unnecessitate the transfer of received data from a reception buffer memory to the other memory.
受信したデータの受信バッファメモリから他のメモリへの転送を不要とすることが可能なデータ受信回路を提供する。 - 特許庁 - The user data recording/reproducing area of the information recording medium is divided into a plurality of areas by the buffer area.
情報記録媒体のユーザデータ記録再生領域は、緩衝領域によって複数の領域に分割される。 - 特許庁 - It is supposed that RGB data is stored in a buffer 11 in order to display the black-and-white image on a color image display unit 3.
カラー画像表示器３にモノクロ画像を表示するために、バッファ１１にＲＧＢデータが格納されているとする。 - 特許庁 - A video format processing means 229 retrieves data 224 to be decoded from a raster format buffer means 222 to execute the processing and display on a monitor.
復号器はビットストリーム処理と、動き補償処理と、加算と、復号化データのバッファのための手段を備えている。 - 特許庁 - In this process, the sub CPU 10B carries out recording processing given sequentially, and temporarily stores the recording data in the buffer memory 41.
このとき、サブＣＰＵ１０Ｂは引き続き出た録画処理を実行し、録画データをバッファメモリ４１に一時記憶する。 - 特許庁 - To provide an image processor capable of being converted into hardware by suppressing the circuit size of a buffer between data processing circuits.
データ処理回路間のバッファの回路規模を抑えてハードウェア化することが可能となる画像処理装置を提供する。 - 特許庁 - A first holding state acquisition means 2b acquires a first holding state in the buffer 2a from the I/O of the data.
第１の保持状況取得手段２ｂは、データの入出力よりバッファ２ａの第１の保持状況を取得する。 - 特許庁 - One frame portion of data of a transmission voice signal of the decoded PCM signal is stored in a second buffer 35.
つぎに、第２バッファ３５にデコードされたＰＣＭ信号の送話音声信号の１フレーム分のデータが蓄えられる。 - 特許庁 - At time t_11, data received from an I/O port 11a is written to an I/O buffer 23a (write 62).
時間ｔ_１１において、Ｉ／Ｏバッファ２３ａには、Ｉ／Ｏポート１１ａから受信したデータが書き込まれる（書込６２）。 - 特許庁 - Output data of a logic circuit LGA is outputted to the input/output terminal I/O through the output buffer BUFA.
論理回路ＬＧＡの出力データは出力バッファＢＵＦＡを通して入出力端子Ｉ／Ｏに出力される。 - 特許庁 - Further, an output memory control section 107 grasps the storage amount of encode data stored in an output buffer memory 106.
また出力メモリ制御部１０７も、出力バッファメモリ１０６に保持されるエンコードデータの蓄積量を把握する。 - 特許庁 - The display circuit 130 reads the image data for one line from the line buffer for reading to be transmitted to a display device 202.
表示回路１３０は、読み出し用ラインバッファから１ライン分の画像データを読み出して表示装置２０２に送る。 - 特許庁 - The memory module includes memory chips 200, data register buffers 300, and a command/address register buffer 400, mounted on a module board 110.
モジュール基板１１０に搭載されたメモリチップ２００、データレジスタバッファ３００及びコマンド／アドレスレジスタバッファ４００を備える。 - 特許庁 - Then, the data processing part 3 retrieves the row matched with the retrieval condition for the groups written to the buffer memory 951.
そして、データ処理部３はバッファメモリ９５１に書き出されたグループに対して検索条件に合う行を検索する。 - 特許庁 - Among pieces of compressed image data, an encoding parameter except texture encoded information is stored in an encoding parameter buffer 113.
圧縮画像データの中から、テクスチャ符号化情報を除いた符号化パラメタを符号化パラメタバッファ１１３に保存する。 - 特許庁 - The system includes a flash memory (a cell array), a buffer memory, a random data input/output circuit, and a control circuit.
本発明に従うフラッシュメモリ（セルアレイ）と、バッファメモリと、ランダムデータ入出力回路と、そして制御回路と、を備える。 - 特許庁 - First, a vibration detection unit generates a vibration signal and then the vibration signal is transmitted sequentially to a data buffer.
まず、振動検出ユニットによって、振動信号が生成され、その後、該振動信号がデータバッファに順次伝送される。 - 特許庁 - The line buffer block can temporarily save the rearranged pixel data output from the rotation block.
前記ラインバッファブロックは、前記ローテーションブロックから出力される再配列されたピクセルデータを臨時に保存することができる。 - 特許庁 - A buffer 13B sequentially stores and reads out in order image data signals output from the input processing section 11B.
バッファ１３Ｂは、入力処理部１１Ｂから出力された画像データ信号を順次記憶して順番に読み出す。 - 特許庁 - A cache with a small capacity is used to store data to link storage positions of the buffer in order to reduce read/write memory accesses.
読出し／書込みメモリアクセスを減らすため小さなキャッシュをバッファの記憶位置をリンクするデータの記憶に用いる。 - 特許庁 - A display buffer 112 stores the read image data for display under the control of the memory control section 111.
表示用バッファ１１２は、メモリ制御部１１１の制御の下で読み出された表示用の画像データを格納する。 - 特許庁 - By the change of a section, new section information is read from the style data of the direct region and the information is written into the reading buffer.
セクションの変更で、ダイレクト領域のスタイルデータから新たなセクション情報を読み出して読出バッファに書き込む。 - 特許庁 - To provide a bidirectional buffer circuit having a simple structure while keeping a data transfer rate high, and a signal level conversion circuit.
データ転送レートを高く保ちつつ、構成が簡素な双方向バッファ回路及び信号レベル変換回路を提供する。 - 特許庁 - Furthermore, the client can determine when to remove one or more files from its data buffer in order to minimize the memory usage.
さらに、クライアントは１以上のファイルをそのデータバッファから除去する時点を決定して、使用メモリの最少化を図る。 - 特許庁 - The selected corresponding data and the alarm bit are written into the same address as in a buffer memory 16, and are further read simultaneously.
選択された対応のデータと警報ビットはバッファメモリ１６の同じアドレスに書き込まれ、さらに同時に読み出される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
