「data lines」を含む例文一覧(3968)
＜前へ 1 2 .... 58 59 60 61 62 63 64 65 66 .... 79 80 次へ＞- In a memory cell where column select signals CA1... are at L levels, the held data is read to read bit lines RBIT1..., and written again (read back) via write selectors WSLC1... and a write bit line WBIT1, and thus original stored data is maintained.
一方、カラムセレクト信号ＣＡ１…がＬレベルのメモリセルは、保持データがリードビットラインＲＢＩＴ１…に読み出され、ライトセレクタＷＳＬＣ１…およびライトビットラインＷＢＩＴ１を介して再度書き込まれる（リードバックされる）ことにより、元の記憶データが維持される。 - 特許庁 - To provide a device capable of making effective use of data transmission ability of a communication line for transmitting contents even when it is necessary to transmit the same contents to content receivers individually connected to communication lines different in data transmission abilities.
本発明は、データ伝送能力に差がある通信回線にそれぞれ接続しているコンテンツ受信装置に対し、同じコンテンツを送信する必要がある場合でも、通信回線のデータ伝送能力を有効に使ってコンテンツを送信可能とする装置を提供する。 - 特許庁 - This electronic circuit includes: a master board 1; the slave board 2 connected with the master board 1 through communication lines S1, S2 for transmitting/receiving data; and a writing control line S3 for transmitting a writing control signal for instructing data writing to the slave board 2 from the master board 1.
マスタ基板１と、マスタ基板１とデータを送受信する通信線Ｓ１，Ｓ２を介して接続されたスレーブ基板２と、マスタ基板１からスレーブ基板２に対して、データ書き込みを指示する書込み制御信号を送信するための書込み制御線Ｓ３とを含む。 - 特許庁 - The host computer comprises an apparel CAD/CAM2 for making design lines on data from the three-dimensionally human body-measuring device, a cross simulation device for taking information from the CAD/CAM and desires from the customer to make an image for a virtual try-on, and data base.
ホストコンピュータは三次元人体計測装置からのデータに基づいてデザイン線を作り出すアパレルＣＡＤ／ＣＡＭ２と、ＣＡＤ／ＣＡＭからの情報と顧客からの希望を取り入れて仮想試着を行う映像を作り出すクロスシミュレーション装置と、データベースとを備える。 - 特許庁 - Then, when the column pre-decoder circuit 320 takes in a column address signal, holds a signal state outputting till then, and makes the signal groups, data lines, and data amplifiers non-activation over the prescribed period based on this signal state and the pulse signal.
ここで、列プリデコーダ回路３２０は、列アドレス信号を取り込むに際し、それまで出力していた信号状態を保持し、この信号状態および前記パルス信号に基づき所定の期間にわたって前記信号群、データ線およびデータアンプを非活性化する。 - 特許庁 - To provide a device and a method for display, and an apparatus and a method for image processing that can transfer a large amount of correction data present independently of image data in a short period of time without increasing the number of transmission lines.
この発明は、画像データとは別個に存在する多量の補正データを、伝送ライン数を増加することなく短時間で転送可能とした表示装置及び表示方法、画像処理装置及び画像処理方法を提供することを目的としている。 - 特許庁 - When a memory cell at the left end is selected, data read out on bit lines BL, BL bar are inputted through a PMOS transistor T to the first local sense amplifiers and a sense output is placed on the read data bus.
図中左端のメモリセルが選択されると、ビット線ＢＬ，ＢＬバー上の読み出しデータはＰＭＯＳトランジスタＴを通して第１ローカルセンスアンプに入力され、これが第１、第２ローカルセンスアンプでセンスされて、そのセンス出力が読み出しデータバスに出力される。 - 特許庁 - At the time of transferring data from a digital camera 12 through communication lines 16 and 18 to a host PC 22, the value of the power supply voltage of the camera 12 is confirmed, and a data packet 60 applied with a flag 64 corresponding to the confirmed value of the power supply voltage is transferred to the host PC 22.
ディジタルカメラ１２から通信回線１６、１８を通してホストＰＣ ２２にデータを転送する際、カメラ１２の電源電圧の値を確認し、確認した電源電圧の値に応じたフラグ６４をデータパケット６０に付与してホストＰＣ ２２に転送する。 - 特許庁 - To provide a game machine reducing the number of connection lines for connecting group integrated control means to group unit control means, appropriately detecting an occurrence of a trouble with data transmission/reception and transmitting and receiving data at a high speed.
グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減することに加えて、データ送受信に不具合が発生したことを適切に検出し、なおかつ、高速なデータ送受信が行える遊技機を提供することを目的とする。 - 特許庁 - To solve the problem that a line interface apparatus for converting data into data formats of a plurality of different access point transmission lines and communicating with an access point device via a line interface corresponding to a predetermined transmission format can not be tested during operation.
データを複数の異なる接続先伝送路のデータフォーマットへ変換を行い、所定の伝送路フォーマットに対応した回線インタフェースを介して接続先装置と通信を行うための回線インタフェース装置の試験を運用中に実行できない問題である。 - 特許庁 - Respective pixel data selected by the selector and outputted from the line delay control part 74 to signal lines 0 to 3 are multiplied by an interpolation coefficient calculated by the coefficient generator 79 by using the multipliers 75 to 78 and the adder 81 to generate interpolated pixel data.
該セレクタにより選択されてライン遅延制御部７４から信号線０〜３に出力された各画素データには、乗算器７５，７６，７７，７８、加算器８１により、係数発生器７９で算出された補間係数が乗算されて補間画素データが生成される。 - 特許庁 - A signal line driving circuit 34 distributes the correction gradation data Q sequentially supplied from the correction circuit 42 for each signal line 14, and outputs the gradation signal X according to each correction gradation data Q after distribution to the respective signal lines 14.
信号線駆動回路３４は、補正回路４２から順次に供給される補正階調データＱを信号線１４毎に分配するとともに分配後の各補正階調データＱに応じた階調信号Ｘを前記各信号線１４に出力する。 - 特許庁 - The substrate of a liquid crystal device is provided thereon with a sampling circuit 301 sampling a picture signal and a data line driving circuit 101 supplying a sampling supply signal for every sampling switch 302 connected to adjacent plural data lines.
液晶装置の基板（１０）上には、画像信号をサンプリングするサンプリング回路（３０１）と、相隣接する複数本のデータ線（６ａ）に接続されたサンプリングスイッチ（３０２）毎に同時に、サンプリング制御信号を供給するデータ線駆動回路（１０１）とを備える。 - 特許庁 - The data side driving circuit 30 starts applying the pulse voltages at the timing varying at one or every plurality of the data side electrode lines Y in the non-light emitting frame for applying the pulse voltages of the same polarity as that of the pulse voltages that the scanning side driving circuit 20 applies.
データ側駆動回路３０は、走査側駆動回路２０が印加するパルス電圧と同一極性のパルス電圧を印加する非発光フレームにおいて、１又は複数のデータ側電極ラインＹ毎に異なるタイミングでパルス電圧の印加を開始するものである。 - 特許庁 - The control means 11 selects the name of a disease corresponding to the coordinates of the indicated points and the lengths and inclinations of the straight lines from a monocular disease data 700 and binocular disease data 800 and displays the selected name of the disease on a monitor 13.
制御手段１１は、前記指示点の座標と前記直線の長さ及び傾きとに該当する病症名を単眼病症データ７００及び両眼病症データ８００からそれぞれ選択し、選択した病症名をモニタ装置１３に表示させる。 - 特許庁 - After that, NAND strings to be written out of a NAND string group sharing bit lines are selected, while a potential of each bit line is set to a potential in accordance with write-in data, effective write-in operation of data for a memory cell is started.
この後に、ビット線を共有するＮＡＮＤストリング群の中から書き込み対象のＮＡＮＤストリングを選択すると共に、各ビット線の電位を書き込みデータに応じた電位に設定して、メモリセルへの実効的なデータの書き込み動作を開始する。 - 特許庁 - Input transmission data, from interfaces 31-36, is outputted to 3-stage buffers 43 and 52 after the data is switched (switching of time slot lines) by line-setting parts 41 and 51 of TSW-0 system 40 and TSW-1 system 50 (use system and spare system).
インターフェース部３１〜３６からの入力伝送データを、時分割スイッチ部３０ａのＴＳＷ・０系４０及びＴＳＷ・１系５０（運用系、予備系）の回線設定部４１，５１が入れ替えて（タイムスロット回線の入れ替え）３ステートバッファ４２，５２に出力する。 - 特許庁 - In the method of displaying and controlling video, the generation of displaying data in the unit of pixels is realized through hardware control and the analysis of specifications for display related to the generation of displaying data, the generation of control information, or the like., which occurs by the unit of lines, fields, or frames is realized through software control.
ピクセル単位での表示データ生成処理をハードウエア制御で実現し、ライン単位またはフィールドあるいはフレーム単位で発生する表示データ生成処理に関わる表示仕様の解析や制御情報生成等をソフトウエア制御で実現する。 - 特許庁 - As current values (I1+I2) and (I3+I4) flowing from respective data line to a load element are the same at any time, potential difference between data lines is amplified by time accumulation of difference of a current value of a selection memory cell and a current value of a memory cell for reference.
それぞれのデータ線から負荷素子へ流れる電流値（Ｉ１＋Ｉ２）と（Ｉ３＋Ｉ４）は、どの時点でも同じになるので、データ線対間の電位差は選択メモリセルの電流値と参照用メモリセルの電流値の差分の時間累積によって増幅される。 - 特許庁 - To provide a display driving device capable of displaying desired image information in a favorable state by using a general-purpose data driver in a display panel in which display pixels are arranged in a delta array and data lines are connected with in colors.
表示画素をデルタ配列するとともに、データラインを異色結線した表示パネルにおいて、汎用のデータドライバを用いて、所望の画像情報を良好に表示することができる表示駆動装置及び表示装置並びにその駆動制御方法を提供する。 - 特許庁 - To perform good write-in of data for a memory cell, while constituting the memory cell with normal six transistors even if the device has such constitution that the data of a memory cell is outputted from one side of a pair of bit lines through a global bit line for read-out, in a semiconductor memory device.
半導体記憶装置において、ビット線対の一方から読み出し用グローバルビット線を介してメモリセルのデータを出力する構成であっても、メモリセルを通常の６トランジスタ構成としながら、メモリセルへのデータの良好な書き込みを行う。 - 特許庁 - As address signals of pixel parts with varying display data, i.e., interface signals including display data signals, active scanning line signals for selecting scanning lines are applied to an electrode common to the pixels corresponding to the addresses in the vertical direction by using, for example, SRAM interface signals.
表示データが変化する画素部のアドレス信号、表示データ信号を含むインターフェース信号として、例えば、ＳＲＡＭインターフェース信号を用い、垂直方向のアドレスに対応する画素のコモン電極へ、走査ラインを選択するアクティブの走査ライン信号を印加する。 - 特許庁 - A semiconductor memory related to this semiconductor integrated circuit has a degeneration test mode and it is provided with a degeneration test circuit performing the degeneration test via a data terminal set in accordance with a designation signal and by a combination of data lines set in accordance with the designation signal.
この発明に係る半導体記憶装置は、縮退テストモードを有し、指定信号に応じて設定されたデータ端子を介して、さらに、指定信号に応じて設定されたデータ線の組み合わせで、縮退テストを行う縮退テスト回路を設けている。 - 特許庁 - The liquid crystal device has, on a substrate (10), a sampling circuit (301) which samples an image signal and a data line driving circuit (101) which supplies a sampling control signal to every sampling switches (302) connected to a plurality of adjacent data lines (6a) at the same time.
液晶装置の基板（１０）上には、画像信号をサンプリングするサンプリング回路（３０１）と、相隣接する複数本のデータ線（６ａ）に接続されたサンプリングスイッチ（３０２）毎に同時に、サンプリング制御信号を供給するデータ線駆動回路（１０１）とを備える。 - 特許庁 - In the occupant detection computer 20 of this occupant detection system 10, the edge detection of the image data taken by a CCD camera 12 is performed, the edges (reference lines) corresponding to stitches 54A and 54B provided on a front passenger's seat 52 are detected from the edges within the image data.
乗員検知システム１０の乗員検知コンピュータ２０では、ＣＣＤカメラ１２にて撮像した画像データのエッジ検出を行った後、画像データ内のエッジの中から助手席５２に設けられた縫い目５４Ａ、５４Ｂに対応するエッジ（基準線）を検出する。 - 特許庁 - Pixels (PX1-PX3) aligned to one column are provided with a plurality of data lines (DLIO and DLIE) and one of them is precharged to a prescribed voltage (VP) and the voltage corresponding to a write current or the voltage corresponding to the black data is supplied to a selected pixel via the other.
１列に整列する画素（ＰＸ１−ＰＸ３）に対し、複数のデータ線（ＤＬ１Ｏ，ＤＬ１Ｅ）を設け、一方を所定電圧（ＶＰ）にプリチャージし、かつ他方を介して選択画素に書込電流または黒データに対応する電圧を供給する。 - 特許庁 - A CPU 210 sets a plurality of belt-like areas arranged continuously along a direction X based on the specification and also scans with a laser beam on a plurality of measurement lines parallel to the direction X in each belt-like area, thereby acquiring pixel data from a control part 300 based on the measurement lines.
ＣＰＵ２１０は、その指示に基づいてＸ方向に沿って連続的に並ぶ複数の帯状領域を設定するとともに、各帯状領域においてＸ方向に平行な複数の測定ライン上でレーザ光を走査することにより、複数の測定ラインに基づく画素データを制御部３００から取得する。 - 特許庁 - An electro-optical device provided with a display panel having an element substrate constituted of forming switching elements on intersections between scanning lines and data lines is provided with light receiving elements formed on the element substrate and a reflection part arranged under the light receiving elements to reflect external light made incident on the display panel.
走査線とデータ線との交差にスイッチング素子が形成されてなる素子基板を有する表示パネルを備えた電気光学装置において、前記素子基板に形成された受光素子と、前記受光素子の下方に設けられ、前記表示パネルに入射する外光を反射する反射部と、を具備してなることを特徴とする。 - 特許庁 - The method includes steps of: performing free charge on a selected bit line, sequentially applying a pass voltage to all word lines, changing the pass voltage applied to a word line selected among the word lines to a read voltage and applying the read voltage, and reading data of the selected memory cell connected to the selected word line.
選択されたビットラインをフリーチャージする段階と、すべてのワードラインに順次パス電圧を印加する段階と、前記ワードラインのうち、選択されたワードラインに印加された前記パス電圧を読出電圧に変更して印加する段階と、前記選択されたワードラインと接続された選択されたメモリセルのデータを読み出す段階と、を含む。 - 特許庁 - Signal lines L1-L5 severally branch off to be connected to D terminals of the FFs 11-15, and a clock signal CLK, a write-enable signal WEN, a chip select signal CEN, an input data signal DI, and an address signal A are inputted into the scan FFs 11-15 via the signal lines L1 to L5, respectively.
信号線Ｌ１〜Ｌ５は、それぞれ分岐してスキャンＦＦ１１〜１５のＤ端子に接続されており、クロック信号ＣＬＫ、ライトイネーブル信号ＷＥＮ、チップセレクト信号ＣＥＮ、入力データ信号ＤＩ、およびアドレス信号Ａは、それぞれ信号線Ｌ１〜Ｌ５を介してスキャンＦＦ１１〜１５に入力される。 - 特許庁 - Document lines n are calculated in a document layout in the page area according to the document data 2 and the format information 4, and a space distribution ratio R for the distribution of space in a space area to the line spacing and top and bottom margins in the document area is calculated according to the calculated document lines n.
次いで、文書データ２および書式情報４に基づいてページ領域に文書をレイアウトした場合の文書行数ｎを算出し、算出した文書行数ｎに基づいて、空白領域の空白量を文書領域の行間および上下余白に対して分配する空白量分配率Ｒを算出する。 - 特許庁 - Each pixel has a plurality of thin film transistors (source electrodes 173 and drain electrodes 175) connected to a gate lines and data lines 171, and 1st sub-pixel electrodes 190a connected to the thin film transistios and 2nd sub-pixel electrodes 190b capacitively connected to the 1st sub-pixel electrodes.
各画素は、ゲート線及びデータ線１７１に接続されている複数の薄膜トランジスタ（ソース電極１７３、ドレイン電極１７５）、並びに該薄膜トランジスタと接続されている第１副画素電極１９０ａ及び該第１副画素電極と容量性結合されている第２副画素電極１９０ｂを有する。 - 特許庁 - Plotting lines in the triangles are divided based on segments on which the normal directions of the triangles are projected by every triangle, pixels on the plotting lines are successively shifted by corresponding texture height information and the triangles are plotted by interpolating image data of texture of adjacent pixels before shift between pixel positions after the shift by an RP (plotting processor) 200.
ＲＰ２００は、三角形毎に、その法線方向を投影した線分を基に、三角内の描画ラインの分割を行ない、描画ライン上の画素を順次、対応するテクスチャ高さ情報により変位し、変位前の隣接画素のテクスチャの画像データを変位後の画素位置の間に補間して描画する。 - 特許庁 - To provide a liquid crystal display device for testing wiring defects in a panel, capable of detecting a disconnection and a short circuit of wiring when applying a signal, by connecting data lines or gate lines or a common line in the panel with each pad through wiring of a zigzag form arranged outside of the panel.
パネル内のデータラインまたはゲートライン或いは共通電圧ラインを、パネルの外部に設けたジグザグ形態の配線を介して各パッドに連結することによって、信号の印加時、配線の短絡及びショートを検出できる、パネル内配線の欠陥をテストするための液晶表示装置を提供する。 - 特許庁 - The device comprises: a structure in which a plurality of gate lines 4a-4e arranged along a first direction X and a plurality of data lines 3a, 3b arranged along a second direction Y intersect like a grid; a switching element disposed at each intersection part; and a driving element driven and controlled by a signal flowing through the switching element.
第１方向Ｘに沿って配置された複数のゲート線４ａ〜４ｅと第２方向Ｙに沿って配置された複数のデータ線３ａ、３ｂとが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子と、該スイッチング素子を流れる信号で駆動制御される駆動素子とを有してなる。 - 特許庁 - To provide a device and method for driving a display panel by which occurrence of a failure on a display screen is suppressed even when temperature of the display panel is outside of a predetermined temperature range in a device for driving the display panel in which elements for display are arranged at each intersection position of a plurality of data lines and a plurality of scan lines.
複数のデータ線および複数の走査線の各交差位置に表示用素子が配された表示パネルの駆動装置において、表示パネルの温度が所定の温度範囲外であっても表示画面での不具合発生を抑制することのできる表示パネルの駆動装置及び駆動方法を提供する。 - 特許庁 - The nonvolatile semiconductor memory includes memory cells MC11 to MCnm for storing an information based on change in a resistance value, and word lines WL1 to WLn and first bit lines BL1 to BLm which are connected to the memory cells MC11 to MCnm and activated when data of predetermined memory cell are read out and written in.
不揮発性半導体記憶装置は、抵抗値の変化に基づき情報を記憶するメモリセルＭＣ１１〜ＭＣｎｍ、メモリセルＭＣ１１〜ＭＣｎｍに接続され且つ所定のメモリセルのデータの読み出し時及び書き込み時に活性化されるワード線ＷＬ１〜ＷＬｎ及び第１ビット線ＢＬ１〜ＢＬｍを有する。 - 特許庁 - An input line 25 of a video signal comprises M (M: a natural umber of 2 or more) video signal lines 25-1 to 25-M which sequentially and repetitively transmit video data in time sharing and sampling switches HSW are connected repetitively one by one by each of units to each of the M video signal lines.
映像信号の入力線２５が、映像データを時分割して順次繰り返し伝送するＭ（Ｍ：２以上の自然数）本の映像信号線２５-1〜２５-Mから構成され、Ｍ本の映像信号線のそれぞれに対しサンプリングスイッチＨＳＷがユニットごとに１つずつ繰り返し接続されている。 - 特許庁 - When one frame period is started by a vertical scanning start signal, a plurality of scanning lines Y1 to Yn is sequentially selected, and setting operation to perform setting according to a data signal every time one of the scanning lines Y1 to Yn is selected, and reset operation to halt light emission of an organic EL element are repeated alternately.
垂直走査開始信号により１フレーム期間が開始されると、複数の走査線Ｙ１−Ｙｎを順に選択し、走査線Ｙ１−Ｙｎの１つを選択する毎にデータ信号に応じて設定するセット動作と、有機ＥＬ素子の発光を停止させるリセット動作とを交互に繰り返して行う。 - 特許庁 - To provide a data transmission system capable of communicating even at a low rate in emergency in order to prevent bidirectional communication from being disabled if even one signal line of a plurality of pair signal lines is broken in constitution wherein the bidirectional communication is provided using all of the plurality of pair signal lines, and to provide a communication fault recovering method therefor.
複数のペア信号線全てを使って双方向通信を実現するような構成においては、 その内の１本でも断した場合に双方向とも通信不可となってしまうのを防ぐために、緊急時は低レートであっても通信できるデータ伝送システムおよびその通信障害復旧方法を提供する。 - 特許庁 - One block pattern data is made to be a vector type which is obtained by arranging the predetermined number of hair lines on a concentric circle which has a circle arc with a radius, length and central angle determined by a parameter value and a virtual origin as a center, putting a designated number of control points on the hair lines and calculating coordinate values of the control points.
一つのブロックパターンのデータは、所定の数のヘアラインを、パラメータ値に基づいて決定された半径、長さ、中心角を有する円弧として、仮想原点を中心として同心円上に配列し、それらのヘアライン上に所定の数の制御点をとり、それらの制御点の座標値を求めてベクタ形式とする。 - 特許庁 - This liquid crystal display device is provided with plural pixel electrodes 9a which are arranged in a matrix form, plural thin film transistor(TFT) 30 for switching pixels, plural data lines 6a and plural scanning lines 3a on a TFT array substrate 10, and also a counter electrode 21 on a counter substrate 20.
本発明の液晶装置は、ＴＦＴアレイ基板１０上に、マトリクス状に配置された複数の画素電極９ａと、複数の画素スイッチング用ＴＦＴ３０と、複数のデータ線６ａおよび複数の走査線３ａが備えられるとともに、対向基板２０上には対向電極２１が備えられている。 - 特許庁 - When the off-hook of the handset 21 is detected while executing a simultaneous multi-address transmitting mode for asynchronously and parallel transmitting the same image data by using the said plural lines when plural destinations are designated, the simultaneous multi-address transmitting mode is canceled and the number of lines simultaneously usable for simultaneous multi-address transmission at least is decreased.
複数の宛先を指定した場合に同一の画像データを前記複数の回線を用いて非同期で並列に送信する同時同報送信モードを実行中、ハンドセット２１のオフフックを検出した場合、同時同報送信モードを解除し、少なくとも同時同報送信により同時使用できる回線数を減少させる。 - 特許庁 - This device consists of the 1st to N-th transmission line interface panels 11 and 12 which respectively house transmission lines from #1 to #N lines and extract a clock signal from received data, a clock distribution panel 13 generating an intra-clock signal and a transmission line interface panel 14 to be a preliminary package.
＃１から＃Ｎ回線までの伝送路を夫々収容し受信データからクロック信号を抽出する第一の伝送路インターフェース盤１１から第Ｎの伝送路インターフェース盤１２と、装置内クロック信号を生成するクロック分配盤１３と、予備パッケージとなる伝送路インターフェース盤１４とにより構成する。 - 特許庁 - Each memory cell block MC has a plurality of memory cells consisting of a selection transistor Q and a ferroelectric capacitor C, a reference data storing memory cell consisting of a selection transistor QREF and a ferroelectric capacitor CREF, a read-out transistor QR, bit lines BL, sub-bit lines SBL, and a reset line RST.
各メモリセルブロックＭＣは、選択トランジスタＱと強誘電体キャパシタＣとからなる複数のメモリセルと、選択トランジスタＱＲＥＦと強誘電体キャパシタＣＲＥＦとからなるリファレンスデータ格納メモリセルと、読み出しトランジスタＱＲと、ビット線ＢＬと、サブビット線ＳＢＬと、リセット線ＲＳＴとを有している。 - 特許庁 - When the white reference head mark 38 is read, the gain of an amplifier means amplifying an output image signal of the line sensor is set on the basis of the image signal at a line, after a predetermined number of lines and the image signal after a predetermined number of lines is extracted to obtain white reference data.
白基準先頭マーク３８が読み取られると、これから予め決められたライン数後のラインの画像信号に基づいて、ラインセンサの出力画像信号を増幅する増幅手段のゲインが設定され、それから予め決められたライン数後のラインの画像信号を抽出して白基準データとする。 - 特許庁 - To improve the taste of a game when a role having a possibility to win in two or more winning lines internally wins, by defining positions enabling a win in respective winning lines as objects of a slip control at high priority without promoting to increase a memory size of a bit data storage area.
２以上の入賞ラインでの入賞が可能となる役が内部当選した場合に、ビットデータ保存領域等のメモリ量の増大を助長することなく、それぞれの入賞ラインでの入賞を可能とする位置を最優先に滑り制御の対象とすることで、遊技の趣向性を向上する。 - 特許庁 - A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.
不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁 - Thereby, a charging time at the time of pre-charge of a bit line and a discharge time at the time of reading out data are shortened, while, malfunction caused by increment of capacity between bit lines is prevented and interval between bit lines can be shortened as much as possible by dropping a potential of a bit line to the ground potential.
これにより、ビット線プリチャージ時の充電時間とデータ読み出し時の放電時間を短縮するとともに、プリチャージおよび読み出しに関係の無い隣接するビット線を接地電位に落とすことで、ビット線間容量の増大に起因した誤動作もなく、ビット線間の間隔を可能な限り短くすることができる。 - 特許庁 - Pixel data of selected scan lines are acquired from an external screen memory and added together, a compensation time for compensating channel interference which possibly occurs to the scan lines is detected, and a discharge time or maximum amplification time of a driving current is adjusted to perform retrieval from a look-up table containing the compensation time.
外部の画面メモリから選択されたスキャンラインの画素データを取得し、該画素データを合算し、前記スキャンラインに発生しうるチャネル干渉を補償するための補償時間を検出し、駆動電流の放電時間及び最大増幅時間のいずれかを調整し、補償時間が格納されているルックアップテーブルを検索する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
