「data transfer controller」を含む例文一覧(872)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞- Based on control information transmitted from a host device, a printer controller notifies each data management unit of a request for a data transfer, and each data management unit requests transfer of image data to the host device according to the notification.
上位装置から送信される制御情報に基いて、プリンタコントローラが各データ管理部に対してデータ転送の要求を通知し、各データ管理部は、この通知に応じて上位装置に対して画像データの転送を要求する。 - 特許庁 - To provide a data transfer controller which reduces unnecessary power consumption in the case of data transfer between peripheral devices of an OTG standard, for example, and to provide an electronic apparatus, and a power switching method.
例えばＯＴＧ規格の周辺機器同士のデータ転送を行う場合に無駄な電力消費を削減するデータ転送制御装置、電子機器及び電源切替方法を提供する。 - 特許庁 - To provide a data transfer controller and a data transfer control method capable of improving the process throughput of the system as a whole, by reducing a load on an image processing apparatus.
画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるデータ転送制御装置及びそのようなデータ転送制御方法を提供すること。 - 特許庁 - To provide a data transfer controller capable of reducing the data transfer amount, the memory usage and the load on an image processor, thereby improving the processing throughput of the entire system.
データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるデータ転送制御装置を提供すること。 - 特許庁 - In this virtual simulation system, data transfer between slave modules 22 to 24 and an MPU 2100 in the apparatus controller 21 for controlling a whole industrial apparatus is switched to data transfer with virtual equipment 4 according to the instruction of a high speed data transfer I/F circuit 2180 as necessary.
産業用装置全体を制御する装置コントローラ２１におけるスレーブモジュール２２〜２４とＭＰＵ２１００とのデータ転送を、仮想機器４とのデータ転送に、高速データ転送Ｉ／Ｆ回路２１８０の指示によって適宜切り替える。 - 特許庁 - This direct access controller has a transfer source address computing unit 14 having transfer source address registers corresponding to a plurality of channels and generating a transfer source address every time data is transferred, and a transfer destination address computing unit 12 having transfer destination address registers corresponding to the plurality of channels and generating a transfer destination address every time data is transferred.
複数のチャネルに対応して転送元アドレスレジスタを有しデータ転送のたびに転送元アドレスを生成する転送元アドレス演算ユニット１４と、複数のチャネルに対応して転送先アドレスレジスタを有しデータ転送のたびに転送先アドレスを生成する転送先アドレス演算ユニット１２とを有する。 - 特許庁 - The controller has a first data transfer control section (11) which is connected to an external device, a second data transfer control section (12) which is connected to the nonvolatile memory, and a transfer arbiter (13) which controls data transfers to or from the buffer memory responding to transfer requests from the first and second data transfer control sections.
コントローラは外部装置に接続される第１データ転送制御部（１１）、不揮発性メモリに接続される第２データ転送制御部（１２）、及び第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に応答してバッファメモリとの間のデータ転送を制御する転送調停部（１３）を有する。 - 特許庁 - A USB controller 12 writes music data input from a PC interface 10, in an HDD 17 via a bus 51 for data transfer.
ＵＳＢ制御部１２は、ＰＣインタフェース１０から入力した楽曲データをデータ転送用バス５１を介してＨＤＤ１７に書き込む。 - 特許庁 - To provide a numerical controller which quickly perform the transfer of the data of a working program between itself and storage equipment or a storage medium, and the edition of the data on a CNC.
加工プログラムのデータの記憶機器又は記憶媒体との間の授受、ＣＮＣ上での編集等が迅速に行えるようにすること。 - 特許庁 - To suppress generation of overhead influencing a read transfer rate while synchronizing a host device with a memory card, in memory card controller for controlling data transfer between the host device that requests data transfer by issuing a transfer request command and the memory card that executes a transfer operation from receipt of a transfer start instruction until receipt of a transfer end instruction.
転送要求コマンドを発行してデータ転送を要求するホスト装置と、開始命令を受けてから終了命令を受けるまで転送動作を実行するメモリカードとの間のデータ転送を制御するメモリコントローラにおいて、ホスト装置とメモリカードとの同期を取りつつ、読出転送レートに影響を及ぼすオーバーヘッドの発生を抑えることを目的とする。 - 特許庁 - To provide a DMA controller by which compression data and non-compression data are mixed in a data row to be transferred by a single DMA transfer request.
１回のＤＭＡ転送要求で転送されるデータ列に、圧縮データと非圧縮データとを混在させることができるＤＭＡコントローラを提供することである。 - 特許庁 - To provide an illumination unit or the like which can light illumination regardless of the communication speed of lighting data and can communicate data even to a controller section having different data transfer speeds.
点灯データの通信速度によらず照明を点灯可能とし、また異なるデータ転送速度のコントローラ部に対してもデータ通信可能な照明ユニット等を提供する。 - 特許庁 - A device 172 for data transfer arbitration transfers data to be recorded one after another to a memory controller 160 which records data in a main memory 140 having a plurality of banks.
データ転送調停装置１７２は、複数バンクを有するメインメモリ１４０にデータを記録するメモリコントローラ１６０に対し、記録されるべきデータを順次転送する。 - 特許庁 - As a result, a size of the whole data to be transferred can be made a data width unit and data transfer is enabled without performing the read modify write processing by a memory controller 13.
その結果、転送するデータ全体のサイズをデータ幅単位とすることができ、メモリコントローラ（１３）によるリード・モデファイ・ライト処理を行わずにデータ転送を行える。 - 特許庁 - To provide a data transfer controller, which determines whether or not data has been correctly stored in a cache memory even when the data is transferred to the cache memory in an improper order.
本発明のデータ転送制御装置は、キャッシュメモリへのデータ転送順序が乱れる場合でも、データがキャッシュメモリに正しく記憶されたか否かを判定できる。 - 特許庁 - The data transfer controller 30 performs the transfer control of the image data from the first memory 22 to the second memory 24, and performs the control to transfer the image data obtained after the image processing to the image data written to the second memory 24, from the second memory 24 to the first memory 22.
データ転送制御部３０が、第１のメモリ２２から第２のメモリ２４への画像データの転送制御を行うと共に、第２のメモリ２４に書き込まれた画像データに対する画像処理後の画像データを、第２のメモリ２４から第１のメモリ２２に転送する制御を行う。 - 特許庁 - The data transfer control of the multiple PEs 1a-1h is executed in a concentrated manner by the controller 2, so that the data transfer efficiency is increased and the time intervals from requesting data transfer by each PE 1a to 1h to receiving the data are uniformatized.
リング状に接続された複数のＰＥ１ａ〜１hのデータ転送制御を、バスコントローラ２が集中して行うようにしたため、データの転送効率が向上し、各ＰＥ１ａ〜１hがデータの転送要求を行ってからデータを受け取るまでの時間を均一化することができる。 - 特許庁 - The data transfer controller is provided with an interface circuit 110 to which data having data unit of K bits are inputted through an interface bus and a link controller 100 which generates a packet to be transmitted through a serial bus.
データ転送制御装置は、１つのデータ単位がＫビットとなるデータがインターフェースバスを介して入力されるインターフェース回路１１０と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ１００を含む。 - 特許庁 - In the data transfer device for transferring data between a host PC 101 and the printer 102, a printer controller 104 controls to change the set time of a timer for detecting the end of data, according to a transfer mode.
ホストＰＣ１０１とプリンタ１０２との間のデータ転送を行うデータ転送装置において、データ終了を検知するタイマの設定時間を転送モードに応じて変更するように、プリンタコントローラ１０４が制御する。 - 特許庁 - To shorten the continuous occupancy time of a system bus in an image data transfer controller to receive color image data by DMA transfer through the system bus, and to execute the buffering and external output of the image data.
システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら外部出力する画像データ転送制御装置において，システムバスの連続占有時間を短くできること。 - 特許庁 - After transferring the last two-byte data (for example, 511 bytes and 512 bytes), the DMA controller 5 outputs the DMA transfer completion signal DE indicating the last transfer data to the data communication interface 4.
最後の２バイトのデータ（たとえば、５１１バイトと５１２バイト）転送後、ＤＭＡコントローラ５は、最後の転送データであることを示すＤＭＡ転送終了信号ＤＥをデータ通信インタフェース４に出力する。 - 特許庁 - The DMA data transfer device comprises a memory 13 or 30; a communication controller 15; a DMA controller 12 including a plurality of DMA engines 120 each performing data transfer by DMA from the memory 13 or 30 to the communication controller 15; and a DMA control part 11.
ＤＭＡデータ転送装置は、メモリ１３又は３０と、通信コントローラ１５と、各々がメモリ１３又は３０から通信コントローラ１５へのＤＭＡによるデータ転送を行う複数のＤＭＡエンジン１２０を備えるＤＭＡコントローラ１２と、ＤＭＡ制御部１１とを備える。 - 特許庁 - A CPU circuit part 205 issues a command for data transfer to a hard disk 207 through the HD controller 306.
ＣＰＵ回路部２０５からＨＤコントローラ３０６を介してハードディスク３０７にデータ転送のコマンドを発行する。 - 特許庁 - To eliminate waste in processing of image data within an image processing device and the transfer thereof to a printer controller (external image-processing device).
画像処理装置内部での画像データの処理やプリンタコントローラ（外部画像処理装置）への転送に無駄を省くこと。 - 特許庁 - The bus controller 11 changes the bus size according to the control signal and executes data transfer with the abnormal bit avoided.
バス制御装置１１は、この制御信号に従ってバスサイズを変更し、異常ビットを回避したデータ転送を行う。 - 特許庁 - To solve the bottleneck due to data transfer between a storage device and a controller, and to improve the overall performance of a system.
記憶装置とコントローラ間のデータ転送に伴うボトルネックが改善されシステム全体のパフォーマンスの向上を図る。 - 特許庁 - The DMA controller 13 is constituted so as to be provided with plural transfer destination address management parts 66 and 67 for respective data attributes.
ＤＭＡコントローラ１３を、データ属性毎に複数の転送先アドレス管理部６６，６７を有するよう構成する。 - 特許庁 - DATA TRANSFER RATE CONTROLLER FOR PERFORMING SETTING RELATED WITH MEMORY ACCESS, INFORMATION PROCESSOR, CONTROL METHOD, PROGRAM AND RECORDING MEDIUM
メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体 - 特許庁 - To provide a communication controller which assures that bus access is continuously performed for a fixed period once starting data transfer.
一旦データ転送開始したら一定期間継続してバスアクセスするのを保証する通信制御装置を提供する。 - 特許庁 - To provide a communication controller whose cost can be reduced and with which the processing load of a data transfer driver can be reduced.
コストおよびデータ転送ドライバの処理負荷を軽減させることができる通信制御装置を提供すること。 - 特許庁 - In data transfer from an RAM to a flash memory, the parameters of Src_ad, Des_ad, Trf_size, ExSrc_ad, ExTrf_size and Loop_count are set from a CPU to a DMA controller.
ＲＡＭからフラッシュメモリへのデータ転送では、ＣＰＵからＤＭＡコントローラに対して、Src_ad、Des_ad、Trf_size、ExSrc_ad、ExTrf_size、Loop_countのパラメータをセットする。 - 特許庁 - In this case, the data transfer between the memory 102 and the digital interface unit 105 is controlled directly by a controller 106.
この場合、メモリ１０２とＤＩＵ１０５との間のデータ転送は制御部１０６によって直接制御される。 - 特許庁 - The sharing bus controller outputs data for the writing-in, or makes the FLASH output read-out data on the data bus after data transfer on the data bus is finished.
そして、データバス上のデータ転送が終了した後に、共有バスコントローラが書き込みのデータを出力するか、もしくはＦＬＡＳＨがその読み出したデータをストローブ信号によりデータバス上に出力できるようにする。 - 特許庁 - The data transfer controller includes a PATAI/F 10 connected to a PATA bus; an SATAI/F 50 connected to an SATA bus; a sequence controller 30 for performing transfer sequence control; and a power management controller 30 for performing power management control.
データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０と、パワーマネージメント制御を行うパワーマネージメントコントローラ３０を含む。 - 特許庁 - An image transfer system is provided with a timing controller 1 converting image data of RGB into multi-valued data to be outputted, and a source driver 3 receiving the multi-valued data transferred from the timing controller 1 through wiring 2 and reconstructing original image data.
画像転送システムは、RGBの画像データを多値データに変換して出力するタイミングコントローラ１と、タイミングコントローラ１から配線２を介して転送された多値データを受信して元の画像データを復元するソースドライバ３とを備えている。 - 特許庁 - When the contents of an ORB and the first address of transfer data before and after error occurrence are the same in the data transfer controller of an IEEE 1394 standard, the data transfer is restarted by continuing from the point of time when the error takes place to prevent a printer from performing double printing, etc.
ＩＥＥＥ１３９４規格のデータ転送制御装置において、エラー発生の前後でＯＲＢの内容と転送データの先頭アドレスが同一の場合に、エラー発生時点の続きからデータ転送を再開し、プリンタの二重印刷等を防止する。 - 特許庁 - To solve the problem that the number of signal lines are increased when transfer data are increased or when multi-bit image data are transferred in an interface between a print controller and a printer engine.
プリンタコントローラとプリンタエンジン間のインターフェースにおいて、転送データが増加したり多ビットの画像データを転送する場合、信号線が増えてしまう。 - 特許庁 - To provide a data transfer controller and electronic equipment capable of reducing the overheads of processings and transferring data at high speed with the hardware of a small scale.
処理のオーバーヘッドを軽減し、小規模なハードウェアで高速なデータ転送を実現できるデータ転送制御装置及び電子機器を提供すること。 - 特許庁 - To provide a data transfer controller and electronic equipment capable of reducing the overheads of processings and transferring data at a high speed with the hardware of a small scale.
処理のオーバーヘッドを軽減し、小規模なハードウェアで高速なデータ転送を実現できるデータ転送制御装置及び電子機器を提供すること。 - 特許庁 - The storage controller controls data transfer between the stream data processing part and the storage according to the third storage control command when the third storage control command is stored in the command buffer part.
ストレージコントローラは、コマンドバッファ部に第３ストレージ制御コマンドがあればこれに従ってストリームデータ処理部とストレージとの間でデータ転送を制御する。 - 特許庁 - When the packet is a packet storing the direct memory access data, a buffer 14 stores the direct memory access data and a DMA controller 19 controls DMA transfer.
直接メモリアクセス用データの保持パケットであれば、該直接メモリアクセス用データをバッファ１４に格納して、ＤＭＡコントローラ１９がＤＭＡ転送を制御する。 - 特許庁 - To provide a cryptograph system which obtains optimum cipher strength and an optimum processing speed corresponding to data to be processed and to provide a data transfer controller.
処理対象のデータに応じて、最適な暗号強度と処理速度とを得ることができる暗号装置及びデータ転送制御装置を提供する。 - 特許庁 - Thus, it is possible to provide the image processing system that does not prevent the transfer of image data between the MFP controller 6 and the I/O control hub 5 of the I/O control device and other data transfer and simultaneous parallel operation of the controller is attained.
これにより、ＭＦＰコントローラ６とＩ／Ｏ制御デバイスであるＩ／Ｏコントロールハブ５の間の画像データやその他のデータ転送を妨げることのない画像処理システムを提供することができ、コントローラの同時並行動作を実現することができる。 - 特許庁 - To provide a packet transfer controller that adopts a direct memory access transfer system and conducts another packet transfer processing when a packet storing direct memory access data is continuously transferred.
直接メモリアクセス転送方式を採用し、直接メモリアクセス用データを保持するパケットを連続して転送しているとき、他のパケット転送処理を行うことができるパケット転送制御装置を提供する。 - 特許庁 - The memory card 1 incorporates a memory controller 11 and a parity data generating circuit 12 for generating parity data for determining the propriety of data transfer and has a terminal 13 for outputting parity data to the outside.
メモリカード１は、メモリコントローラ１１の他、データ転送の良否を判定するためのパリティデータを生成するパリティデータ生成回路１２を内蔵し、そのパリティデータを外部に出力する端子１３を有する。 - 特許庁 - After a transfer error detection circuit 306 detects a transfer error that transfer data from a memory controller 170 to a recording modulation circuit 300 is delayed for a recording clock process, the number of transfer errors is counted in units of sync-frame in a transfer error count circuit 307.
メモリコントローラ１７０から記録変調回路３００への転送データが記録クロック処理に間に合わない転送エラーを転送エラー検出回路３０６で検出した後、転送エラーカウント回路３０７にてシンクフレーム単位で転送エラー回数をカウントする。 - 特許庁 - Only line data (k+1) to 39 not transmitted yet are moved as they are to another controller No.2 in response to the occurrence of a communication path disconnection, and transfer of video data is continued by the controller No.2.
このように通信路断線の発生に応じて未送信のラインデータ（ｋ＋１）〜３９のみをそのまま別のコントローラーＮｏ．２に移動させ、当該コントローラーＮｏ．２でビデオデータの転送を継続して行う。 - 特許庁 - To provide a controller capable of extensively reducing man-hours by shorting data transfer time in manufacture, a data rewriting method for the controller, a rewritable nonvolatile memory and an air conditioner.
製造時のデータ転送時間を短縮して大幅に工数を削減できる制御装置および制御装置のデータ書き換え方法および書き換え可能な不揮発性メモリおよび空気調和機を提供する。 - 特許庁 - Upon power up, a power up controller and an electrical fuse controller 120 sense data at the portion of the electrical fuses 150 and direct serial transfer of the data to a PLL circuit 195 under the reference clock.
パワーアップ時に、パワーアップ・コントローラ及び電気ヒューズ・コントローラ１２０は、電気ヒューズ１５０の一部分におけるデータを感知し、基準クロック下のＰＬＬ回路１９５への直列転送を指示する。 - 特許庁 - To cope with the transfer of more picture data without need of changing a data transfer format, increasing the power consumption of a display driving controller, and causing problems such as an unnecessary radiation noise.
データ転送フォーマットを変更する必要や、表示駆動コントローラの消費電力増大、不要輻射ノイズ等の問題を生じさせることなく、より多くの画像データの転送に対応できるようにする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
