The state of the bits is transferred to a driving part 2-9 of a control line IRDY# indicating that significant data are written on a PCI bus so that the IRDY# can be asserted or de-asserted according to the significance/insignificance of the data on the bus in a PCI write cycle. このビットの状態をPCIバス上に有意なデータを書き出していることを示す制御線IRDY#の駆動部2−9に送り、PCIライトサイクル中にバス上のデータの有意/非有意に合わせてIRDY#をアサート、ディアサートできるようにする。 - 特許庁