「debugger」を含む例文一覧(507)

＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞
  • To provide a source code debugger capable of displaying information on a pipeline of a cycle accurate ISS under execution of simulation of a software, and grasping accurately the execution state of each instruction in pipeline processing.
    ソフトウェアのシミュレーションを実行中のサイクル・アキュレートＩＳＳのパイプラインに関する情報を表示可能とし、パイプライン処理における各命令の実行状況を正確に把握するソース・コード・デバッガを提供する。 - 特許庁
  • When program to be debugged is performed and interruption occurs at the interruption point for diagnosis, the debugger alternatively performs the processing of the statement for diagnosis as it the statement for indicating diagnosis were valid.
    被デバッグプログラムが実行され、診断用の中断点で割り込みが発生するとデバッガは、恰も診断指示用ステートメントが有効であるかのように診断用のステートメントの処理を代行するように構成する。 - 特許庁
  • A debugger 44 displays the numerical information recorded in the macro expansion history numeric information 101 in displaying a macro call status, by use of the word/phrase information converted based on the macro numeric information 102.
    デバッガ４４は、マクロ呼出し状況の表示において、マクロ展開履歴数値化情報１０１に記録された数値情報を、マクロ数値化情報１０２に基づいて変換した字句情報を用いて表示する。 - 特許庁
  • In restarting, a debug means 20 installed inside the debugger side processor B changes normal start instruction data into stop status instruction data in permission/prohibition information complying with another processor inside an operation permission/prohibition information area 5.
    デバッガ側プロセッサＢ内に設けられたデバッグ手段２０は、起動された際に稼働可否情報領域５内の他のプロセッサに対応した稼働可否情報を、通常起動を指示するデータから停止状態を指示するデータに変更する。 - 特許庁
  • To solve the problem that a large number of test man-hours are required for repeatedly compiling and loading each of test modules to a debugger in order to operate a plurality of module tests when a STAB program only for testing is assembled for testing the modules in a test target program.
    テスト対象プログラム内のモジュールテストを行うために、テスト専用のスタブプログラムを組込むのだが、複数のモジュールテストを実行するために、テストするモジュール毎にコンパイルしデバッガにロードを繰返すためテスト工数がかかる。 - 特許庁
  • The attribute value information of the memory and register is managed in a simulator in a debugger, and the attribute value of an arithmetic result is decided from the attribute value of the memory and register inputted when an instruction is executed, and the attribute value to be outputted as the arithmetic result is updated.
    デバッガ内のシミュレータではメモリ、レジスタの属性値情報を管理し、命令実行時に、入力となるメモリ、レジスタの属性値から演算結果の属性値を決定し、演算結果の出力となる属性値を更新する。 - 特許庁
  • To maintain or restore an initial state in debug of a microcomputer, while protecting information in a memory from being read from outside until a connected debugger is authenticated successfully.
    デバッガが接続されてから認証が成功するまでは、メモリの情報が外部から読み出されないように保護しつつ、マイクロコンピュータのデバッグを開始する際に、デバッグ開始前の状態を維持したまま、または再現してデバッグできるようにする。 - 特許庁
  • The symbolic debugger is provided with: a display means; a model execution means for executing a hardware operation model; and a correspondence relation management means for managing the display of the execution state of a source program by the display means according to the execution state.
    シンボリックデバッガは、表示手段と、ハードウェア動作モデルを実行するモデル実行手段と、その実行状態に応じて表示手段によるソースプログラムの実行状態の表示を管理する対応関係管理手段と、を有する。 - 特許庁
  • Only when the shared memory 104 is referred to acquire a hard access right by the content of the shared memory 104 before issuing a command for transmitting a debug command from an optional debugger to the LSI, a hard access is started.
    任意のデバッガよりＬＳＩへデバッグ命令が送信されるコマンドを発行する前に、共有メモリ１０４を参照して、この共有メモリ１０４の内容によってハードアクセス権を取得した場合に限り、ハードアクセスを開始する。 - 特許庁
  • If you wish to drop into the kernel debugger from the serial console (useful for remote diagnostics, but also dangerous if you generate a spurious BREAK on the serial port!) then you should compile your kernel with the following options:
    シリアルコンソールからカーネルデバッガを起動したい(これはリモートで診断する際に便利ですが、もしおかしな BREAK信号がシリアルポートに送られるような場合には危険です! )場合には、次のオプションを使ってカーネルをコンパイルして下さい。 - FreeBSD
  • When working on multiple projects using different JDKs,JDK sources hyperlinked from the stack trace of an exected projectpoint to the wrong JDK.Note that stepping through JDK sources in the debugger is not affected by this issue.
    異なる JDK を使用して複数のプロジェクトを扱っていると、目的のプロジェクトのスタックトレースからハイパーリンクされた JDK リソースによって間違った JDK を指し示される。 デバッガでの JDK ソースのステップ実行が、この問題の影響を受けることはありません。 - NetBeans
  • The BPEL Debugger visually represents the execution of a BPEL process and allows you to view and change variables, monitor the results of executing expressions, and use fault breakpoints to monitor the state of variables before a fault is thrown.
    BPEL デバッガでは、BPEL プロセスの実行が視覚的に表示され、変数を確認または変更したり、実行される式の結果を監視したり、フォルトのブレークポイントを使用してフォルトがスローされる前の変数の状態を監視したりできます。 - NetBeans
  • The method for debugging talking includes starting a debugging session between a debugger and a call server about the speech established at least on a part of a packet exchange network by using a message of a session start protocol (SIP) format.
    通話をデバッグする方法は、セッション開始プロトコル（ＳＩＰ）フォーマットのメッセージを使用して、パケット交換ネットワークの少なくとも一部上で確立される通話について、デバッガと呼サーバとの間のデバッグセッションを開始することを含む。 - 特許庁
  • A target device debugger 18 outputs an access request to a debug interface 6 within the simulation codes 2 to recover target resource information that indicates the state of a target programmable device which is modeled in execution of the target program codes.
    ターゲットデバイスデバッガ１８は、そのターゲットプログラムコードの実行においてモデル化されたターゲットプログラマブルデバイスの状態を示すターゲットリソース情報を回復するために、シミュレーションコード２内のデバッグインタフェース６にアクセス要求を出力する。 - 特許庁
  • Debug information such as a symbol name, address, data type and condition to be used generated from a program is stored in a debugger, and the data type of the address designated from the debug information is decided (501), and displayed in a format matched with the type of the data (502).
    プログラムから生成されるシンボル名、アドレス、データ型および、使用される条件のデバッグ情報をデバッガに保持し、そのデバッグ情報から指定されたアドレスのデータ型を判断し（５０１）、データの型に合わせた形式で表示させる（５０２）。 - 特許庁
  • The emulator 1 is provided with a communication circuit 7 and an extension circuit 5, the compressed data is received by the communication circuit 7, the received compressed data is extended by the extension circuit 6 and download from the debugger 9 to the emulator 1 is performed by the compressed data.
    エミュレータ１に、通信回路と７、伸張回路５を設け、圧縮されたデータを通信回路７で受信し、受信した圧縮されたデータを伸張回路６で伸張し、デバッガ９からエミュレータ１へのダウンロードを圧縮したデータで行う。 - 特許庁
  • A debugger is provided with a variable reference management table 114 related with variables which are not present in a program to be tested such as global variables, and each time such variables are referred to, the table is referred to, and when a proper value is already set, this is used.
    デバッガの中にグローバル変数等の被テストプログラム内にない変数に関する変数参照管理テーブル114を設け、そのような変数の参照がある毎にテーブルを参照し、既に適切な値が設定されているならばそれを用いる。 - 特許庁
  • The DTCP sink device 101 that requests a protected content and reproduces the content reproduces the content using a secure CPU part 121 that stores confidential information and a circuit part cut off from the secure CPU part by means of circuitry and to which a debugger 104 is connected.
    ここで保護されたコンテンツを要求してその再生を行うＤＴＣＰシンクデバイス１０１は、秘密情報を格納したセキュアＣＰＵ部１２１と、これと回路的に遮断されデバッガ１０４を接続可能な回路部分でコンテンツの再生を行う。 - 特許庁
  • The device to be tested 2 is constituted of debugger soft 21 for introducing the history information, a trace memory dumped result file 22 filing the history information, a source file group 23 for the program 11, and a trace information analysis program 24 for outputting a corresponding position for fault analysis.
    また、被試験装置２は、履歴情報を導入するデバッガソフト２１、履歴情報がファイルされたトレースメモリダンプ結果ファイル２２、プログラム１１のソースファイル群２３、障害解析のための該当箇所を出力するトレース情報解析プログラム２４から構成した。 - 特許庁
  • A state retrieval part searches the peripheral function table from the present internal state until the internal state becomes the internal state designated from a debugger by the user, so that the user can obtain operation necessary to use some peripheral function from an optional state.
    また、状態検索部は、ユーザによってデバッガから指定された内部状態になるまで、現在の内部状態から、周辺機能テーブルを検索を行うことで、ユーザが、周辺のある機能を利用するために必要な操作を、任意の状態から得ることができる。 - 特許庁
  • This semiconductor device is constituted of an interruption control circuit 3 for notifying that at least one of the processors 1 and 2 asserts or cancels the debugger interruption, of a core logic circuit 5 for exchanging signals with the outside of the semiconductor device and the processors 1 and 2 and of a memory 7.
    プロセッサ１，２の内、少なくともいずれか１つがデバッガ割り込みをアサートあるいは解除したことの通知を行う割り込み制御回路３と、半導体装置の外部及びプロセッサ１，２と信号のやり取りを行うコアロジック回路５と、メモリ７とで構成する。 - 特許庁
  • The DMA transfer is controlled to be stopped and/or resumed in response to a braking instruction from a CPU debugger, whereby it is made possible to analyze the operation of hardware in conjunction with the operation of software to enhance the efficiency of developing the software of devices that use system LSI.
    ＣＰＵデバッガからのブレーク指示を受けてＤＭＡ転送も停止・再開するよう制御することで、ソフトウェアの動作と連動してハードウェアの動作を解析することが可能となり、システムＬＳＩを用いた機器のソフトウェア開発効率の向上が可能となる。 - 特許庁
  • In addition to the standard line and method breakpoints,the NetBeans debugger provides advanced Class, Thread, Exception, and Variable breakpoints.Configure these custom breakpoints to be triggered by conditions and events such as uncaught exceptions, class loading, or variable access.
    NetBeans デバッガには、行とメソッドの標準ブレークポイントに加えて、高度なクラス、スレッド、例外、および変数のブレークポイントもあります。 これらのカスタムブレークポイントは、キャッチされなかった例外、クラス読み込み、変数アクセスなどの条件やイベントによってトリガーされるように設定できます。 - NetBeans
  • The change of the operation state of plural debugging processes 101 for constituting a debugging program 100 is monitored in a debugger execution processing part 121, and in the case that the operation state of the debugging processes 101 is changed, a process operation information output part 122 outputs process operation information 131.
    デバッグプログラム１００を構成する複数のデバッグプロセス１０１の動作状態の変化を、デバッガ実行処理部１２１で監視し、デバッグプロセス１０１の動作状態に変化が生じた場合、プロセス動作情報出力部１２２はプロセス動作情報１３１を出力する。 - 特許庁
  • The change of the operation state of a plurality of debugging processes 101 for constituting a debugging program 100 is monitored in a debugger execution processing part 121, and when the operation state of the debugging processes 101 is changed, a process operation information output part 122 outputs process operation information 131.
    デバッグプログラム１００を構成する複数のデバッグプロセス１０１の動作状態の変化を、デバッガ実行処理部１２１で監視し、デバッグプロセス１０１の動作状態に変化が生じた場合、プロセス動作情報出力部１２２はプロセス動作情報１３１を出力する。 - 特許庁
  • A scheduling information acquiring part 160 in a debugger 130 acquires the internal data of the OS from a debug control part 120 in a program 100, stores the data into a storage part 161 and creates a Ready Queue for pseudo-scheduling from a task status in an acquired TCB.
    デバッガ１３０内のスケジューリング情報取得部１６０は、ＯＳの内部データをプログラム１００内のデバッグ制御部１２０から取得して、格納部１６１に格納し、取得したＴＣＢ内のタスクステータスから擬似スケジューリング用のＲｅａｄｙＱｕｅｕｅを作成する。 - 特許庁
  • In a program development apparatus, a monitor program is provided with a function for acquiring the terminal address of a hidden area from debugger software having the information of the hidden area when an address to be executed next is in the hidden area and performing STEP execution continuously up to the terminal address.
    本発明のプログラム開発装置において、次回実行アドレスが隠蔽領域であった場合、隠蔽領域の情報を持つデバッガソフトから隠蔽領域の終端アドレスを取得し、終端アドレスまで連続してＳＴＥＰ実行を行う機能をモニタプログラムに備える。 - 特許庁
  • Based on an instruction from a debugger 3, an OCD 5 controls the execution of a program of the CPU 4 and transmission of a signal on the internal master bus 18, and outputs first trace information generated by tracing the signal flowing in the internal master bus 18 to a monitoring control unit 2.
    ＯＣＤ５は、デバッガ３からの指示に基づいて、ＣＰＵ４のプログラム実行および内部マスタバス１８上の信号の伝送を制御するとともに、内部マスタバス１８を流れる信号をトレースして生成した第１のトレース情報として監視制御装置２へ出力する。 - 特許庁
  • The semiconductor device comprises a security circuit 30 controlling access of a debugger 100 having the emulation function of a central processing unit and performing access to a memory instead of the central processing unit or the access of the central processing unit to the memory 20, and a debug enable signal input terminal 12.
    中央演算処理装置のエミュレーション機能を有し中央演算処理装置に代行してメモリへのアクセスを行うデバッガ１００又は中央演算処理装置のメモリ２０へのアクセスを制限するセキュリティ回路３０と、デバッグイネーブル信号入力端子１２とを含む。 - 特許庁
  • A debugger device comprises an automatic break point setting section (41) for automatically inserting a breakpoint before a branch instruction contained in a program to be debugged, and a breakpoint determination section (39) for confirming whether a user setting breakpoint exists in a branch path from the breakpoint.
    デバッグ対象のプログラムに含まれる分岐命令の前にブレークポイントを自動的に挿入する自動ブレークポイント設定部（４１）と、前記ブレークポイントからの分岐経路に、ユーザ設定ブレークポイントが存在するか否かを確認するブレークポイント判定部（３９）とを具備するデバッガ装置を構成する。 - 特許庁
  • The memory address space of a RAM 2 is divided into a plurality of blocks BK0 to BKn so that respective blocks BK0 to BKn have continuous addressing domains, and an address bus and a data bus for a CPU 1 and a RTD(real time debugger) 3 are connected to the respective divided blocks BK0 to BKn.
    各ブロックＢＫ０〜ＢＫｎが連続したアドレス領域を持つようにＲＡＭ２のメモリアドレス空間を複数のブロックＢＫ０〜ＢＫｎに分割し、これら分割した各ブロックＢＫ０〜ＢＫｎにＣＰＵ１およびＲＴＤ３のアドレスバスおよびデータバスを接続している。 - 特許庁
  • A debugger 600 collates the position information table 1000 with each of items in the position information, which is inputted by a user as breakpoint setting conditions, in a breakpoint setting condition collating part 602, and the breakpoint is simultaneously set to one or plural relevant addresses.
    デバッガ装置６００は、前記位置情報テーブル１０００とユーザーが中断点設定条件として入力する前記位置情報の各項目とを中断点設定条件照合部６０２において照合し、該当する一つもしくは複数のアドレスに中断点を一度に設定する。 - 特許庁
  • This debugging device is provided with: an emulator 10 for performing the operation emulation of an integrated microcomputer; a debugger 17 functioning as a user interface for driving software for allowing a user to control the emulator 10, and for allowing the user to operate or view an emulation result; and a means 18 for inputting variables to be monitored.
    組み込みマイコンの動作エミュレーションを行うエミュレータ１０と、ユーザがエミュレータ１０を制御するためのソフトウェアを駆動し、ユーザが操作したり、エミュレーション結果を見るためのユーザ・インターフェイスとしてのデバッガ１７と、監視したい変数の入力手段１８とを備える。 - 特許庁
  • To provide a debugger kernel system capable of realizing a desired developing environment for each user by making this system available for any kind of target machine as long as this system corresponds to a standard specification kernel, and allowing this system to facilitate countermeasures even to any system without any kernel, and easily integrating a developing tool.
    標準仕様カーネルに対応していれば、どのようなターゲットマシンに対しても使用できるとともにカーネルなしのシステムでも対応でき、さらに開発ツールを容易に組み込むことができてユーザごとに望ましい開発環境を実現できるデバッグカーネルシステムを提供する。 - 特許庁
  • When you run a debugging session, the debugger windowsenable you to keep track of variable and expression values as you step through code, examine the call stack of an executing thread, verify source URL's, and switch between sessions if you are running concurrent debugging sessions.
    デバッグセッションを実行するときは、デバッガウィンドウで、コードをステップ実行しながら変数と式の値を追跡したり、実行中のスレッドの呼び出しスタックを確認したり、ソース URL を確認したり、また複数のデバッグセッションを同時に実行している場合はセッション間を切り替えたりできます。 - NetBeans
  • The debugger evaluates the watch expression in the selected callstack frame and if successful, it displays the value of the expression.Expressions can be variables, such as those listed in the Local Variables window,or any JavaScript expression that can be evaluated and provide a value relevant to the debugging session.
    選択した呼び出しスタックフレーム内のウォッチ表現がデバッガによって評価され、評価に成功すると、式の値が表示されます。 表現には、「局所変数」ウィンドウに一覧表示される変数や、評価が可能でデバッグセッションに関連する値が得られる任意の JavaScript 式が含まれます。 - NetBeans
  • A debugger 10 prepares a memory access history 23 in which memory access during execution of a program is recorded, analyses the memory access history 23 to detect a timing when a condition of a list structure of an analytical object is changed, and reproduces the condition of the list structure at the timing of change.
    デバッガ１０は、プログラム実行中におけるメモリアクセスを記録したメモリアクセス履歴２３を作成し、メモリアクセス履歴２３を解析して解析対象のリスト構造の状態が変化したタイミングを見つけ出し、変化したタイミングにおけるリスト構造の状態を再現する。 - 特許庁
  • In such a debugger device, the automatic breakpoint setting section (41) defines a position where the instruction contained in the program is performed at present, as an instruction performance position and automatically inserts the breakpoint into the branch instruction contained in the program performance path from the instruction performance position.
    そのデバッガ装置において、前記自動ブレークポイント設定部（４１）は、前記プログラムに含まれる命令が現在実行されている位置を命令実行位置とし、前記命令実行位置からのプログラム実行経路に含まれる前記分岐命令に前記ブレークポイントを自動的に挿入する。 - 特許庁
  • A debugger 4 controls the part 15 from a signal of the connecting part which is inputted from the part 14 or the access of computer 8 to an emulation memory 9 and verifies a microcomputer program by giving a signal to the microcomputer instead of a peripheral circuit part 10 on the part 3 that does not operate normally.
    デバッガ部４は信号入力部１４から入力した接続部分の信号またはマイクロコンピュータ８のエミュレーションメモリ９へのアクセスから信号出力部１５を制御してターゲット部３上の正常動作しない周辺回路部１０の代わりにマイクロコンピュータに信号を与えることでマイコンプログラムの検証を行う。 - 特許庁
  • A processing instruction outputted from the main processor is converted to a JTAG signal adapted to input to the debugging execution part by a sub-processor control part 4, and the JTAG signal and a control signal from the debugger are selectively inputted to the sub-processor 3 by a JTAG signal selector 8.
    メインプロセッサから出力される処理命令は、サブプロセッサ制御部４によってデバッグ実行部への入力に適合するＪＴＡＧ信号に変換され、当該ＪＴＡＧ信号は、ＪＴＡＧ信号セレクタ８によってデバッガからの制御信号との間で選択的にサブプロセッサ３に対して入力される。 - 特許庁
  • A debugger information display part 140 inputs 142 the process operation information and displays a process relating graph 151 for visually expressing the parentage and sibling relation of the debugging processes 101 and feature-displaying a process box and process detailed information 152 for displaying the operation state of the debugging processes 101 in details on the same screen.
    デバッガ情報表示部１４０は、プロセス動作情報を入力１４２し、デバッグプロセス１０１の親子、及び兄弟関係を視覚的に表現し、プロセスボックスを特徴表示する、プロセス関連グラフ１５１と、デバッグプロセス１０１の動作状態を詳細に表示するプロセス詳細情報１５２を同一画面に表示する。 - 特許庁
  • A debugger information display part 140 inputs 142 the process operation information and displays a process relating graph 151 for visually expressing the parentage and sibling relation of the debugging processes 101 and feature-displaying a process box and process detailed information 152 for displaying the operation state of the debugging processes 101 in details on the same picture.
    デバッガ情報表示部１４０は、プロセス動作情報を入力１４２し、デバッグプロセス１０１の親子、及び兄弟関係を視覚的に表現し、プロセスボックスを特徴表示する、プロセス関連グラフ１５１と、デバッグプロセス１０１の動作状態を詳細に表示するプロセス詳細情報１５２を同一画面に表示する。 - 特許庁
  • In the integrated circuit 10 having a high speed bus 104, a middle speed bus 108 and a bridge 109 connected with the high speed bus 104 and the middle speed bus 108 and to repeat data transfer between both of the buses, the bridge 109 acquires signals on the high speed bus 104 and the middle speed bus 108 and outputs them to a debugger 13.
    高速バス１０４と、中速バス１０８と、高速バス１０４および中速バス１０８に接続され、両バス間のデータ転送を中継するブリッジ１０９を備えた集積回路１０において、ブリッジ１０９が高速バス１０４および中速バス１０８上の信号を取得して、デバッガ１３へ出力する。 - 特許庁
  • Identifiers(IDs) indicating respective hierarchies and software hierarchy information 3 consisting of function specifications are stored correspondingly to respective software components 5 to 8 of built-in system software 2a and a debugger 4 is allowed to monitor the movement of data between the hierarchies of respective software components 5 to 8 and function accesses by using the information 3 and display respective monitored results.
    組み込みシステム用ソフトウェア２ａの各ソフトウェアコンポーネント５〜８に対応して、階層を示す識別子、および関数仕様からなるソフトウェア階層情報３を保持させ、デバッガ４により、ソフトウェア階層情報３を用いて各ソフトウェアコンポーネント５〜８の階層間のデータの移動、および関数呼び出しを監視させ、その監視結果を表示させる。 - 特許庁
  • In this automatic testing system, since a periodical command execution means 108 periodically executes a debugger command and a fault detection means 110 detects the occurrence of a fault on the basis of the state transition of a real time OS which is received from a debugging monitor 124, surely detect the occurrence of the fault in the exchange application program 121.
    周期コマンド実行手段１０８により、周期的にデバッガのコマンドを実行して、デバッグモニタ１２４から受信したリアルタイムＯＳの状態遷移により、障害検出手段１１０が障害発生を検出するようにしたので、効率よく確実に交換アプリケーションプログラム１２１の障害発生を検出することができる。 - 特許庁
  • When executing a program, a stack overflow detection address and stack pointer address preset to a stack overflow register 1 and a stack pointer register 2 are compared and in the case of coincidence, an interruption request is generated and the debugger executes break processing while using a leading address 6a of break processing preset to an overflow interruption vector area 6b.
    プログラムが実行する際に、スタックオーバーフローレジスタ１、スタックポインタレジスタ２に予め設定されたスタックオーバーフロー検出アドレスとスタックポインタアドレスとを比較して一致した場合、割り込み要求を発生し、デバッガがオーバーフロー割り込みベクタ領域６ｂに予め設定されたブレーク処理の先頭アドレス６ａを使ってブレーク処理を実行する。 - 特許庁
  • Debug of the program of the CPU the instruction memory of which is changed into the plural bank system is executed by processing the compiler system as a linear virtual space by adding a bank number to an actual address inside the debugger by using section information of a debug information part in an execution form file without changing the exclusive compiler system corresponding to the instruction memory within 64K byte.
    ６４KByte以内の命令メモリに対応した専用のコンパイラシステムを変更することなく、実行形式ファイル中のデバッグ情報部のセクション情報を用いデバッガ内部では実アドレスにバンク番号を加算したリニアな仮想空間として処理することで、命令メモリが複数バンク方式になったCPUのプログラムのデバッグを実現する。 - 特許庁
  • The target B comprises: a first storage device 3 storing a program of a debug target; a second storage device 4 that is the load destination of the program of the debug target; and a loader 5 loading the program from the first storage device 3 to the second storage device 4, notifying the debugger A of load completion in time of the load completion, and requiring the break instruction writing processing.
    ターゲットＢは、デバッグ対象のプログラムを格納する第１の記憶装置３と、デバッグ対象のプログラムのロード先である第２の記憶装置４と、プログラムを第１の記憶装置３から第２の記憶装置４へロードしロード完了時にデバッガＡに対してロード完了を通知してブレーク命令書き込み処理を要求するローダ５から構成されている。 - 特許庁
  • The NetBeans IDE provides strong support for Ajax development, including JavaScript and CSS editors, an all new PHP editor, a JavaScript debugger which is based on the Firebugplugin for Firefox, a client-side monitor to examine HTTP messages, an Ajax-ready environment for your choice of server-side scripting language (e.g., JSP, PHP, Ruby, Groovy), out-of-the-boxsupport for MySQL and JavaDB,and extensive integration support for web frameworks and third-partyJavaScript toolkits.
    NetBeans IDE は Ajax を使用した開発を強力にサポートしており、JavaScript と CSS のエディタ、新しい PHP エディタ、Firefox の Firebug プラグインに基づく JavaScript デバッガ、HTTP メッセージを確認するクライアント側モニター、任意のサーバー側スクリプト言語で Ajax に対応した環境 (JSP、PHP、Ruby、Groovy など)、デフォルトでの MySQL と JavaDB のサポート、Web フレームワークとサードパーティーの JavaScript ツールキットの広範囲に渡る統合サポートがあります。 - NetBeans
  • In the electronic appliance 1 having the semiconductor integrated circuit 12 mounted with a processor, a non-contact type interface 13 is provided in a part of an internal circuit of the semiconductor integrated circuit 12 or on the upper face of the semiconductor integrated circuit as a debug terminal for connecting the debugger 2 to the processor and controlling a debug function of the processor.
    プロセッサを搭載した半導体集積回路１２を有する電子機器１において、上記プロセッサにデバッガ２を接続して上記プロセッサのデバッグ機能を制御するためのデバッグ端子として上記半導体集積回路１２の内部回路の一部または上記半導体集積回路の上面に非接触型のインターフェース１３を設けた構成とする。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞

例文データの著作権について