DECIMATOR CIRCUIT, AND OPERATION METHOD FOR DECIMATOR CIRCUIT デシメータ回路及びデシメータ回路の演算方法 - 特許庁
A spatial decimator 104 performs decimation of spatial resolution on a video signal. 映像信号を空間デシメーション部104において空間解像度のデシメーションを行う。 - 特許庁
The number of samples of resampled data is returned to the original number by a decimator 530 and displayed by a display. デシメータ530で、再サンプリング・データのサンプル数を元に戻し、表示器で表示する。 - 特許庁
An interpolator and a decimator are respectively provided with digital filters, and each filter is designed by controlling a sample value of H∞. インタポレータとデシメータとでデジタルフィルタを分割し、それぞれのフィルタをサンプル値H^∞制御により設計する。 - 特許庁
A decimator 178 is coupled to the digitizer and decimates the digitized input signal to generate a decimated input signal. デシメータ178は、デジタイザに結合され、デジタル化済み入力信号をデシメーションして、デシメーション済み入力信号を発生する。 - 特許庁
A CIC filter 100a as a filtering circuit comprises: an imperfect integrator 150 for filtering an inputted signal; a decimator 134 for thinning out the output of the imperfect integrator 150 for extraction; and an imperfect comb-type filter 160 for filtering the output of the decimator 134 to suppress noise. 入力された信号をフィルタリングする不完全積分器150と、不完全積分器150の出力を間引いて抽出するデシメータ134と、デシメータ134の出力をフィルタリングして雑音を抑制する不完全櫛形フィルタ160と、を含むことを特徴とする、フィルタ回路としてのCICフィルタ100aが提供される。 - 特許庁
An analysis bank 5 as the corrected DFT modulation analysis bank generates a subchannel signal by an analysis filter 12 and a decimator 13 for decimation to a ratio M/2 from a quadrature-demodulated equivalent baseband signal and an equivalent baseband signal delayed by one sample through a delay unit 11. 修正DFT変調分析バンクである分析バンク5は、直交復調された等価ベースバンド信号および遅延器11により1サンプル遅延させた等価ベースバンド信号から、それぞれ分析フィルタ12および比M/2にデシメートするデシメータ13によってサブチャネル信号を生成する。 - 特許庁
The above decimator performs decimation on a basis of each video signal. 本発明を達成する構成の一つとして、入力した映像信号を映像フレームに復号化する復号化部と、前記復号化部により復号された映像フレーム数を間引きする間引き部と、前記間引き部により間引かれた映像フレームを符号化映像信号に符号化する符号部と、前記符号化部により符号化された映像信号を蓄積する蓄積装置と、を備えた記録再生装置において、前記間引き部は、映像信号毎に間引きを行うことを特徴とする。 - 特許庁