「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 103 104 105 106 107 108 109 110 111 .... 141 142 次へ＞- A proper input buffer 19a or 19b is selected by an input changeover register 23 and a decoder 25, in matching with an output condition of the external circuit connected to the input/output terminal 18 in an input mode.
入力モード時、入出力端子１８に接続される外部回路の出力条件に合わせて、入力切替レジスタ２５及びデコーダ２５によって適切な入力バッファ１９ａまたは１９ｂが選択される。 - 特許庁 - Decoders 114a to 114d perform decoding, based on the metric values and a decoder 114e performs a decoding to obtain information, based on demodulation results of the decoders 114a to 114d and based on the parity bit sequences.
復号器１１４ａ〜１１４ｄは、上記メトリック値に基づいて復号を行い、復号器１１４ｅは、復号器１１４ａ〜１１４ｄの復号結果に基づいて、上記パリティビット列に基づいて情報を復号する。 - 特許庁 - The video decoder (1509) also includes an on-screen display (OSD) unit (1509-9) which converts a graphics bit map stored in a section of the video RAM (1513) to groups of graphic image representative digital words.
また、ビデオ復号器（１５０９）はビデオＲＡＭ（１５１３）の一部に記憶されたグラフィックス・ビットマップをグラフィック画像を表わすディジタル・ワードのグループに変換するオンスクリーン表示（ＯＳＤ）ユニット（１５０９−９）を含んでいる。 - 特許庁 - At each of the pixels, the carriers having an intrinsic frequency of the pixel 1 is separated by a band pass filter 6a, a decoder 6b decodes the signals to obtain original gradation data and a display section 7 displays the data.
各画素１では、受信部５で受信した信号から、自画素に固有の周波数を持つ搬送波をバンドパスフィルタ６ａにより分離し、復調器６ｂで元の階調データに戻し、表示部７にて表示する。 - 特許庁 - An intercode interference amount is calculated according to a pit pattern input from a Viterbi decoder 5 and recorded in an optical disk 1, and the intercode interference amount is eliminated from a reproducing signal obtained from an equalizer circuit 4.
ビタビ復号器５から入力される光ディスク１上に記録されたピットパターンに応じた符号間干渉量を求め、この符号間干渉量を等化回路４から得られる再生信号から除去する。 - 特許庁 - In the adder 21, the synthetic voice data is superimposed on voice data of a partner of a speech output from a decoder 17, converted into an analog voice signal by a D/A 26 and output from a speaker 27.
加算器２１において、合成音声データは復号器１７から出力される通話相手の音声データに重畳され、Ｄ／Ａ２６でアナログの音声信号に変換されてスピーカ２７から出力される。 - 特許庁 - In the reproducer having the DSP(digital signal processor) part 1100A formed on the same semiconductor chip, a decoder thread 1110A generates PCM(pulse code modulation) data for every one block by decoding the bit stream to be inputted from the outside.
同一半導体チップ上に形成されたＤＳＰ部１１００Ａを有する再生装置において、デコーダスレッド１１１０Ａは外部より入力されるビットストリームを復号して、１ブロック毎にＰＣＭデータを生成する。 - 特許庁 - To provide a signal processing system that has a calculation amount smaller than that in the conventional technology and enables decoding with a high error correcting capability in a signal processing system that iteratively perform decoding in a demodulator and a Turbo/LDPC decoder.
復調器とTurbo/LDPC復号器との間を反復して復号する信号処理システムにおいて、従来技術よりも計算量が少なく、誤り訂正能力の高い復号が可能な信号処理システムを提供する。 - 特許庁 - A PLL/wobble decoder 4 and a spindle controller 7 rotate the optical disk 1 at fixed line speed by controlling a spindle motor 2 so that the wobble signal read from the optical disk 1 is synchronized with a reference clock.
ＰＬＬ／ウォブルデコーダ４及びスピンドルコントローラ７は、光ディスク１から読み出されたウォブル信号が基準クロックと同期するようにスピンドルモータ２を制御して光ディスク１を線速度一定で回転させる。 - 特許庁 - A display data superimposing unit 209 superimposes display data generated by the OSD display data generator 210 on image data obtained by a video decoder 208 to achieve output image data to be transmitted to a television receiver (external equipment).
表示データ重畳部２０９は、ビデオデコーダ２０８で得られた画像データにＯＳＤ表示データ発生部２１０で発生された表示データを重畳して、テレビ受信機（外部機器）に送信する出力画像データを得る。 - 特許庁 - To obtain an image decoder that can properly decode a shape signal obtained by applying coding to a shape signal corresponding to a rectangular area including an object being limited to the rectangular area.
物体を含む矩形領域に対応する形状信号に対する符号化処理を、該矩形領域に限定して行って得られる形状符号化信号を、適切に復号化することができる画像復号化装置を得る。 - 特許庁 - To more efficiently execute an ACS arithmetic operation of a Viterbi decoder that makes update calculation of a path metric in Viterbi decoding processing by decreasing the number of access times to a memory thereby quickening the processing furthermore.
ビタビ復号処理において、パスメトリックの更新計算を行うビタビ復号器のＡＣＳ演算を、メモリへのアクセス回数を低減し、さらなる高速化を図って、一層効率よく実行することを可能とする。 - 特許庁 - Should bit stripping occur, a decoder at a receiving device can produce audio of suitable quality given that bits have been allocated between the bands and the regions of the transform coefficients have been ordered by importance.
ビット剥落が発生しても、ビットが帯域間で分けて割り当てられていて、変換係数の領域に重要度の順位が付けられているため、受信装置の復号器は適切な品質のオーディオ信号を生成できる。 - 特許庁 - The likelihood substituting unit substitutes likelihood of likelihood L(b) corresponding to the data corrected to be valid by the maximum value, and outputs it to a LDPC decoder.
尤度置換器は、ＥＣＣ復号器から入力された情報を元に、真のデータに訂正できた各データブロックの各データに対応する尤度Ｌ（ｂ）の中の尤度を最大値に置き換えてＬＤＰＣ復号器へ出力する。 - 特許庁 - The video decoder 36 reads new still picture data from the still picture information stored in the RAM 38 every time the still picture changeover instruction section 72 outputs a prescribed switching instruction to apply prescribed decode processing to the still picture data.
ビデオデコーダ３６は、静止画切替指示部７２から所定の切替指示が出力される毎に、ＲＡＭ３８に格納された静止画情報の中から、新たな静止画データを読み出して所定のデコード処理を行う。 - 特許庁 - A decoder 212, coupled to the comparison circuit, decodes the switch closure if the output voltage is within a predetermined range, and does not decode the switch closure if the output voltage is not within the predetermined range.
比較回路に結合されたデコーダ２１２は、出力電圧が所定の範囲内にある場合、スイッチ投入を復号化し、出力電圧が所定の範囲内にない場合、前記スイッチ投入を復号化しない。 - 特許庁 - A method for regulating image display equipment comprises the steps of waveform regulating RGB signals of a video signal to be input by a display unit 11, and generating an image signal output to a TFT liquid crystal panel 13 by an RGB decoder IC12.
ディスプレイ装置１１で入力される映像信号であるＲＧＢ信号に波形調整を行って、ＴＦＴ液晶パネル１３に出力する画像信号をＲＧＢデコーダＩＣ１２で発生させる。 - 特許庁 - A dot number counter 53 counts the horizontal synchronizing signal with an AD clock and a dot number comparator 57 detects whether the counter value and a dot number decoded value from the decoder 54 which shows the number of dots match each other.
ドット数カウンタ５３が水平同期信号をＡＤクロックでカウントし、ドット数比較器５７がこのカウンタ値とデコーダ５４からのドット数を示すドット数デコード値とが互いに一致しているか否かを検出する。 - 特許庁 - A variable length decoder comprises: a first storage unit 10 that stores encoded data; a variable length decoding unit 20; a second storage unit 30 that stores coefficient data; a reverse quantizing unit 40; and a reverse DCT unit 50.
可変長復号装置は、符号化データを格納する第１記憶ユニット１０、可変長復号ユニット２０、係数データを格納する第２記憶ユニット３０、逆量子化ユニット４０及び逆ＤＣＴユニット５０を備える。 - 特許庁 - When an encoder 12 on a transmission side inputs image data and transmits encoded data to a receiving side, a decoder 23 on the receiving side decodes the encoded data into image data to be displayed on a reproduction display 24.
送信側のエンコーダ１２が、画像データを入力して符号化データを受信側に送信すると、受信側のデコーダ２３が符号化データを画像像データに復号し、その画像が再生表示部２４に表示される。 - 特許庁 - When a scroll command is thereafter inputted through a remote control 111, the MPEG-2 decoder generates frame information of a frame to be newly displayed on the screen by scrolling and the frame information is stored in the buffer for output.
しかる後、リモコン１１１を介してスクロール指令が入力されると、スクロールによって新たに画面上に表示されるファイルのフレーム情報がＭＰＥＧ−２デコーダにより生成され出力用バッファに格納される。 - 特許庁 - Alocal decoder 114 in a near lossless coder 100 decodes a quantized signal and gives the result to a clamp circuit 160 in order that a dynamic range of a decoded image is adjusted not excess of a dynamic range of an original image.
ニアロスレス符号器100内の局部復号器114で、量子化された信号を復号し、続いて、復元画像のダイナミックレンジが原画像のダイナミックレンジを超えないように調整するべくクランプ回路160に入力する。 - 特許庁 - In the case where a decoder decodes a graphic stream for left eye and a graphics stream for right eye in a stereoscopic video playback mode, graphics display is erased at the time of switching between the stereoscopic video playback mode and a plane video playback mode.
立体視再生モードにおいて、デコーダが、左目用グラフィクスストリームと右目用グラフィクスストリームをデコードする場合、立体視再生モードと平面視再生モードの切り替え時に、グラフィクス表示の消去を行う。 - 特許庁 - A data request processing unit 121 performs cache control which stores image data required to generate the image data to be supplied to the moving image decoder 25 in the unit of one macroblock into a cache area CA(k)(k=0 to N-1).
データ要求処理部１２１は、動画デコーダ２５に供給する画像データを生成するのに必要な画像データを１マクロブロック単位でキャッシュエリアＣＡ（ｋ）（ｋ＝０〜Ｎ−１）に記憶させるキャッシュ制御を行う。 - 特許庁 - A mosquito noise occurrence indicator generator 180 generates an occurrence indicator of mosquito noise, according to the state of encoding by each block within the macro block, on the basis of decoding information generated by a variable length decoder 110.
モスキートノイズ発生指標生成部１８０は、可変長復号部１１０によって生成された復号情報に基づいて、マクロブロック内のブロック毎の符号化の状態に応じてモスキートノイズの発生指標を生成する。 - 特許庁 - The timing recovery (28) of a reading channel synchronizes a phase and a frequency of the preamble field, and a synchronization detector (A120) detects the synchronization mark and frames an operation of an RLL decoder (36, A122) for decoding the detected data field.
読出しチャネルのタイミング回復(28)は、プリアンブルフィールドの位相および周波数を同期化し、同期検出器(A120)は、同期マークを検出して、検出されたデータフィールドを復号するRLL復号器(36、A122)の動作をフレーム化する。 - 特許庁 - The decoder section 4 receives the stop mode information, from the stop mode generating section 5 and outputs a control signal to the input buffers 11-13 and directed to the output buffers 15-17 of the peripheral block sections 1, 3.
デコーダ部４は、停止モード生成部５からの停止モード情報を入力とし、周辺ブロック部１、３の入力バッファ１１〜１３および出力バッファ１５〜１７に対する制御信号を出力する。 - 特許庁 - Thus, the switching of the resultant resistance is operated by the first switch circuit 15-1 and the second switch circuit 15-2 so that the trimming of the resistance can be realized, and decoder for decoding the inputting digital signal can be unnecessitated.
このように第１スイッチ回路及び第２スイッチ回路によって合成抵抗値の切り換えが行われることで、抵抗値のトリミングが可能とされ、入力されたディジタル信号をデコードするためのデコーダを不要とする。 - 特許庁 - A CPU 10 receives EPG information sent out from the transport decoder 5 of a transport section 30, processes the EPG information to generate the program table, and transfers the processed EPG information to an OSD display section 7.
ＣＰＵ１０は、トランスポート部３０のトランスポートデコーダ５から送出されるＥＰＧ情報を受けて、このＥＰＧ情報に対して、番組表を作成するための加工処理を施した後、ＯＳＤ表示部７に転送する。 - 特許庁 - An area on an address space allocated to an entry of an address decoder is made to correspond to an entry of a snoop filter, and an address range to be allocated to the entry is determined arbitrarily in accordance with an access frequency of snoop requests.
アドレスデコーダのエントリに割り当てられた、アドレス空間上の領域をスヌープフィルタのエントリに対応させ、スヌープ要求のアクセス頻度に応じて、エントリに割り当てられるアドレス範囲を任意に決定する。 - 特許庁 - The image decoder is provided with a difference adder 86, that adds a decoded motion vector and a decoded difference vector, in addition to the circuit configuration that decodes a difference coding signal of a pixel value signal and a difference coding signal of a transparency signal.
画素値信号の差分符号化信号及び透過度信号の差分符号化信号を復号化する回路構成に加えて、復号動きベクトルと復号差分ベクトルとの加算を行う差分値加算器８６を備えた。 - 特許庁 - At this time the element decoder 50J changes the order of the symbols of data I comprising a plurality of symbols according to code configuration through a symbol changing circuit 611 and supplies the symbols as data IR to the storage circuits 407.
このとき、要素復号器５０_Jは、シンボル入れ替え回路６１１によって、複数シンボルからなるデータＩについて、符号構成に応じて各シンボルの順序を入れ替え、データＩＲとして記憶回路４０７に供給する。 - 特許庁 - In the NAND-type flash memory 100, a drain side selecting gate line SGD, source side selection gate line SGS, and a (p) type semiconductor substrate Psub of a block made as non-selection by a row decoder are made to be a ground potential.
ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。 - 特許庁 - A decoder 1 has ND decoders DC0 to DC15, a first processor which decodes a NORMAL DATA group PND, a second processor which decodes a FLEX BIT group PFB, and a selector 4.
復号部１は、ＮＤ復号部ＤＣ０〜ＤＣ１５を有し、ＮＯＲＭＡＬ ＤＡＴＡ群ＰＮＤを復号する第１の処理部と、ＦＬＥＸ ＢＩＴ群ＰＦＢを復号する第２の処理部と、セレクタ４とを備える。 - 特許庁 - The first integrated circuit 1 is provided with an encoder 10 which compresses and encodes the image data, and the second integrated circuit 5 is provided with a decoder 20 which expands and decodes the compressed image data received via the bus 6.
第１の集積回路１に、画像データを圧縮して符号化するエンコーダ１０を設け、第２の集積回路５に、バス６を介して受信された圧縮画像データを伸張して復号するデコーダ２０を設けた。 - 特許庁 - To obtain a coded data editor by which an edited picture is edited so as to be displayed as intended without causing a decoded picture after the edit to be different depending on a type of a decoder.
異なる符号化データを接続する編集後の復号化時にデコーダによっては、編集後は存在しない１つ前のＧＯＰ中のピクチャを参照画像としていた場合、正しくそのＢピクチャを復号することができない。 - 特許庁 - By selecting the output of a voice decoder 7 in the sound section and selecting the output side of a noise generator 11 in a silence section by a switching device 14, pseudo background noise is inserted in the silence section.
切り替え器１４にて有音区間は音声復号器７の出力を選択し、無音区間は雑音発生器１１出力側を選択することによって、無音区間中に疑似背景雑音を挿入する。 - 特許庁 - A column decoder 20 simultaneously selects a bit line BLtj to which a memory cell Mtj in which the positive data is written is connected and a bit line BLrj to which a memory cell MTj in which the reverse data is written is connected.
カラムデコーダ２０は、正データが書き込まれたメモリセルＭｔｊが接続されたビット線ＢＬｔｊとその反転データが書き込まれたメモリセルＭｔｊが接続されたビット線ＢＬｒｊとを同時に選択する。 - 特許庁 - To realize a processing method by which calculation of high band components is easily performed and a sound with less distortion can be reproduces in a decoder that reproduces an encoded acoustic signal by expanding a band by raising a sampling frequency.
符号化された音響信号を標本化周波数を上げて帯域拡大して再生する復号装置において、高域成分の計算が容易で、歪みの少ない音を再生できる処理方法を実現すること。 - 特許庁 - A gain controller 4 performs gain control against the voice level of the voice data (b) separated by the decoder 1 using a gain control signal (f) from the reference signal decision section 3, and outputs a digital voice signal (g).
ゲイン制御部４は、基準信号判定部３からのゲイン制御信号ｆによりデコーダ１で分離された音声データｂの音声レベルに対してゲイン制御を行いデジタル音声信号ｇを出力する。 - 特許庁 - A2 to 4 decoder 6 combines high-order 2-bits b2, b1 of an address input, and using control signals B4-B1 obtained thereby selects two of inputs of the selectors 1-4 of the 1st row.
２対４デコーダ６によりアドレス入力の上位２ビットｂ２，ｂ１の組み合わせを行い、これにより得られた制御信号Ｂ４〜Ｂ１によって、第１列目のセレクタ１〜４の入力のうち２つを選択する。 - 特許庁 - A row address decoder 22 constituting the address specifying section 20 is provided with a row selection latch circuit 23 holding a selected word line WL at a start state even after change of a row address XA.
アドレス指定部２０を構成する行アドレスデコーダ２２には、選択されたワード線ＷＬを行アドレスＸＡの変化後においてもさらに立ち上げ状態に保持する行選択ラッチ回路２３が備けられている。 - 特許庁 - An address decoder 11 refers to addresses set in the multiple configuration area setting register 19, and when detecting access to the multiple configuration area, outputs a select signal 14 for selecting the on-chip device 104.
アドレスデコーダ１１は、多重配置領域設定レジスタ１９に設定されたアドレスを参照して、多重配置領域に対するアクセスを検出したときに、オンチップデバイス１０４をセレクトするセレクト信号１４を出力する。 - 特許庁 - An MPEG video decoder 7 reads this re-encoded data strings reverse time sequentially to sequentially decode the re-encoded data strings, a second display circuit 74 converts the re-encoded data strings into an image video signal, and the image video signal is subsequently displayed on a display 3.
ＭＰＥＧビデオデコーダ７は、この再符号化データ列を反時系列的に読み出して順次復号し、第２表示回路７４による映像ビデオ信号への変換を経てディスプレイ３に表示させる。 - 特許庁 - The part 26 generates an erasure flag based on the supplied code and the sum of the Humming distances between the input and output of the trellis decoder in the prescribed period which is detected by a total detecting part 25.
イレージャフラグ発生部２６は、供給されたコードと、総和検出部検出部２５によって検出された所定期間内のトレリスデコーダ２の入出力間のハミング距離の総和に基づいてイレージャフラグを発生する。 - 特許庁 - To improve the performance of a decoder by inserting a known doping bit sequence to an information bit sequence to be transmitted between a transmission apparatus and a receiving device even in a system with a determined encoder configuration.
符号器構成が決まっているシステムにおいても、送信装置および受信装置間で既知のドーピングビット系列を、送信する情報ビット系列に挿入することによって、復号器の性能を向上させる。 - 特許庁 - A still picture changeover instruction section 72 instructs a video decoder 36 to select a still picture being a display object during reproduction of the audio information every time the display time T/N per one stile picture elapses.
静止画切替指示部７２は、オーディオ情報の再生中において、静止画１枚当たりの表示時間Ｔ／Ｎが経過する毎に、表示対象とする静止画を切り替えるようビデオデコーダ３６に指示する。 - 特許庁 - The decoder is operative to implement a method including receiving a code word stored on a page of the memory, and the code word includes data and a check symbol of a first layer generated in accordance with the data.
デコーダは、メモリにおけるページ上に記憶されたコードワードを受信することを含む方法を実行するためのものであり、コードワードは、データおよびこのデータに応じて発生された第１の層のチェック・シンボルを含む。 - 特許庁 - To provide a level conversion circuit in which output voltage can be switched at high speed and power consumption is reduced, and a row decoder of a non-volatile memory using such a level conversion circuit.
出力電圧を高速で切り換えることができると共に、消費電力の低減を図れるようにしたレベル変換回路及びこのようなレベル変換回路を用いた不揮発性メモリのロウデコーダを提供する。 - 特許庁 - To solve the following problem: each watermarking processing needs a detection metric to decide at decoder side whether or not, an audio signal content is marked, and which symbol is embedded inside the audio signal content.
透かし入れ処理は全て、オーディオ信号のコンテンツがマーキングされているか否か、及びどのシンボルがオーディオ信号のコンテンツに埋め込まれているかを復号化器側で決定するための検出メトリックを必要とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
