「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 43 44 45 46 47 48 49 50 51 .... 141 142 次へ＞- To provide an MSK decoder that improves a cochannel rejection ratio to improve an operation margin without large design alternations nor extension of an expensive component, and radio communication equipment with the decoder built therein.
大幅な設計変更を生じることがなく、かつ高価な部品の増設を伴わないでコチャンネル・リジェクション・レシオを向上させ、動作余裕度を改善するＭＳＫデコーダーおよびこれを組み込んだ無線通信を提供する。 - 特許庁 - To provide a decoder for allowing hardware and software to share expansion processing of a compressed moving picture and roles by the processes wherein the hardware and the software respectively enhance the advantage and to provide an image display apparatus employing the decoder.
圧縮動画像の伸張処理をハードウェアとソフトウェアにてシェアし、ハードウェアとソフトウェアとの優位性を発揮できる処理別に役割分担させたデコード装置及びそれを用いた画像表示装置を提供すること。 - 特許庁 - Then, the CPU 10 switches a matrix switcher 16 to connect an output terminal of the designated decoder to the designated output channel, expands the material file to be reproduced with the designated decoder, and reproduces it.
そして、ＣＰＵ１０はマトリクススイッチャ１６を切り替えて指定されたデコーダの出力端を指定された出力チャンネルに接続し、再生対象の素材ファイルを指定されたデコーダにより伸長し再生する。 - 特許庁 - To provide a video encoder and a video decoder capable of simplifying the configuration of a video transmission system by supplying a video synchronizing signal to an apparatus requiring the video synchronizing signal when the apparatus is connected to the video encoder and the video decoder and used.
映像同期信号を映像符号化装置や映像復号装置から供給することにより、映像伝送システムの構成を簡素化し、映像同期信号を必要とする装置を使用可能とする。 - 特許庁 - A digital audio signal is supplied to an audio compression encoder/decoder 25, and the compressed signal is saved once in DRAM 27 (Dynamic Random Access Memory) via a memory controller 26 and them supplied to EFM and CIRC encoder/decoder 28.
デジタルオーディオ信号が音声圧縮エンコーダ／デコーダ２５に供給され、圧縮された信号はメモリコントローラ２６を介してＤＲＡＭ２７に一度蓄えられてＥＦＭ及びＣＩＲＣエンコーダ／デコーダ２８に供給される。 - 特許庁 - Plural global word lines are arranged through the memory cell array so as to correspond to the local word lines, respectively, and the local decoder circuit connects the local decoder circuit the local word lines with the global word lines in response to a control signal.
複数のグロ−バルワ−ドラインがロ−カルワ−ドラインに各々対応するようにメモリセルアレイを通じて配列され、ロ−カルデコ−ダ回路は制御信号に応答してロ−カルワ−ドラインとグロ−バルワ−ドラインとを連結する。 - 特許庁 - An erasure flag addition deciding part 20 decides whether or not the erasure flag should be supplied to a Reed-Solomon decoder in accordance with the number of corrections of the decoder 2 in the prescribed period which is detected by a correction number counter 18.
イレージャフラグ付加判定部２０は、訂正数カウンタ１８によって検出された所定時間内のトレリスデコーダ２の訂正数に応じてイレージャフラグをリードソロモンデコーダに供給するか否かを判定する。 - 特許庁 - A SDRAM 10 has a timing controller 1, a row address decoder 2, a column address decoder 3, a memory cell array 4, a read/write controller 5, I/O buffers 60, 690, 6180, 6270, and I/O terminals 70, 790, 7180, 7270.
ＳＤＲＡＭ１０は，タイミングコントローラ１，ロウアドレスデコーダ２，カラムアドレスデコーダ３，メモリセルアレイ４，リード／ライトコントローラ５，Ｉ／Ｏバッファ６_０，６_９０，６_１８０，６_２７０，およびＩ／Ｏ端子７_０，７_９０，７_１８０，７_２７０を有する。 - 特許庁 - A driving circuit part in this liquid crystal display device has a random number generating circuit 2, a display data RAM 3, a display RAM address decoder 4, a data conversion circuit 5, a column driver 6, a row address decoder 7, and a row driver 8.
液晶表示装置内の駆動回路部は、乱数発生回路２と、表示データＲＡＭ３と、表示ＲＡＭアドレスデコーダ４と、データ変換回路５と、カラムドライバ６と、ロウアドレスデコーダ７と、ロウドライバ８とを有する。 - 特許庁 - To provide an electronic device connected between an image display apparatus and a decoder of scramble broadcasting, and capable of allowing the image display apparatus to certainly detect that the decoder is switched to an active state.
映像表示機器と、スクランブル放送のデコーダとの間に接続される電子機器であって、映像表示機器に、デコーダがアクティブ状態に切り替わったことを確実に検知させることのできる電子機器を提供すること。 - 特許庁 - To provide an encoder and decoder capable of improving encoding efficiency of an image by extending a block size of orthogonal transformation while the framework of existing encoding systems is maintained to the utmost extent and to provide a decoder.
既存の符号化方式の枠組みをできる限り保ちつつ、直交変換処理のブロックサイズを拡大して、画像の符号化効率を向上させることが可能な符号化装置及び復号化装置を提供する。 - 特許庁 - The data processing device such as an MPEG decoder includes a bus system(BUS) through which a transmission circuit being, e.g. a variable length decoder circuit(VLD) can transfer a sample string to a reception circuit being, e.g. an IS circuit.
例えばＭＰＥＧデコーダのようなデータ処理デバイスは、例えば可変長デコーダ回路［ＶＬＤ］である送信回路が例えばＩＳ回路である受信回路にサンプルの列を転送できるバスシステム［ＢＵＳ］を含む。 - 特許庁 - Also, A virtual state that is not included in the Viterbi decoder and that is less than the minimum run length is defined, and a target signal level for the virtual state is generated using a target signal level table inside the Viterbi decoder based on the concept of convolution.
また，ビタビ・デコーダには内蔵されない，最小ランレングス未満の仮想ステートを定義し，ビタビ・デコーダ内の目標信号レベルテーブルを使って，畳み込みの概念から仮想ステートの目標信号レベルを生成する。 - 特許庁 - A first ROM 25 where branch instruction are stored and a second ROM 26 where operation instructions are stored are provided in parallel, and a branch instruction decoder 27 and an operation instruction decoder 28 are connected to ROMs 25 and 26 respectively.
分岐命令を記憶する第１ＲＯＭ２５と演算命令を記憶する第２ＲＯＭ２６とを並列に設け、各ＲＯＭ２５、２６に対して分岐命令デコーダ２７及び演算命令デコーダ２８が接続される。 - 特許庁 - To provide a main row decoder of a semiconductor memory device which detects the state change of the least significant bit of the main row decoder and makes a main word line active or free-charged only when the state of the least significant bit changes.
メインローデコーダの最下位ビットの状態変化を検出し、この最下位ビットの状態が変わるときのみメインワードラインがアクティブ又はフリチャージされるようにした半導体メモリ素子のメインローデコーダを提供する。 - 特許庁 - Since the latch circuit switches a current, glitch is completely eliminated from the signal to the current switch section by taking a delay time of the row decoder and the column decoder and a clock timing into account and the S/N is improved.
ラッチ回路により電流をスイッチさせるようにしたので，ロウデコーダ，カラムデコーダの遅延時間と，クロックのタイミングを考慮することにより，電流スイッチ部への信号からグリッチを完全に除去でき，ＳＮ比を改善できる。 - 特許庁 - A DMUX 5 separates and supplies a stream in which the time management information is rewritten to the corresponding decoder, and an STC generation part 123 supplies the STC which is calibrated using the rewritten SCR to each decoder.
ＤＭＵＸ５は、時刻管理情報が書き換えられたストリームを分離して対応するデコーダに供給し、ＳＴＣ生成部１２３は、書き換えられたＳＣＲを用いて校正したＳＴＣを各デコーダに供給する。 - 特許庁 - To lighten the processing work load required for monitoring an MPU by reducing the size and power consumption of a decoder by intermittently transferring video data from the decoder to a display device without providing an accessory circuit on the outside.
外部に付属回路を設けることなく復号装置から表示装置に間欠的に映像データを転送し、装置の小型化、低消費電力化を図り、ＭＰＵの監視に要する処理負担を軽減すること。 - 特許庁 - At the time of receiving MPEG2-TS from a CS digital tuner 13, a TV 12 or a PC 11 downloads an MPEG2 software decoder from the decoder library box(DLB) 17 prior to it.
ＴＶ１２あるいはＰＣ１１は、ＣＳデジタルチューナ１３からＭＰＥＧ２＿ＴＳを受信するとき、それに先だって、デコーダライブラリボックス（ＤＬＢ）１７からＭＰＥＧ２ソフトウェアデコーダをデコーダライブラリボックス（ＤＬＢ）１７からダウンロードする。 - 特許庁 - A command decoder 40 decodes a command signal included in the address signal A and a multiplexor 50 selects the read data signal RD or the write data signal WD for output according to a select signal S transmitted from the command decoder 40.
コマンドデコーダ４０は、アドレス信号Ａに含まれるコマンド信号をデコードし、マルチプレクサー５０は、コマンドデコーダ４０からのセレクト信号Ｓによりリードデータ信号ＲＤ又はライトデータ信号ＷＤを選択して出力する。 - 特許庁 - A memory 12 temporarily stores data sequentially read from a magnetic tape 2, a memory read section 13 sequentially reads the data stored in the memory 12, and gives the data to a video decoder 18 and an audio decoder 19.
磁気テープ２から順次読み出されたデータがメモリ１２に一時的に記憶され、メモリ読み出し部１３によってこの記憶データを順に読み出されて、ビデオデコーダ１８およびオーディオデコーダ１９側に供給される。 - 特許庁 - Further, the semiconductor integrated circuit is provided with the positive-polarity amplifier which impedance-converts a positive-polarity voltage selected by the decoder circuit and the negative-polarity amplifier which impedance-converts the negative-polarity voltage selected by the decoder circuit.
また、前記デコーダ回路により選択された正極性の電圧をインピーダンス変換する正極用アンプと、前記デコーダ回路により選択された負極性の電圧をインピーダンス変換する負極用アンプを設ける。 - 特許庁 - A system LSI 10 comprises an encoder 32 for compressing images, a decoder 33 for expanding the compressed images, a video decoder 34 for converting digital images into analog images, a hard disc controller 25, a microcomputer 27, etc.
システムＬＳＩ１０は、画像を圧縮するエンコーダ３２、圧縮した画像を伸張するデコーダ３３、に加え、デジタル画像をアナログ画像に変換するビデオデコーダ３４、ハードディスクコントローラ２５、マイクロコンピュータ２７などを備える。 - 特許庁 - Since the synchronous processing section 103 delivers only layer A data to a layer A decoder 104A, without performing synchronous operation, decoding operation of the layer B by a layer B decoder 104B is stopped.
これにより、同期処理部１０３は、同期動作をおこなわずにＡ階層データのみをＡ階層デコーダ１０４Ａに出力するので、Ｂ階層についてのＢ階層デコーダ１０４Ｂでの復号動作が停止する。 - 特許庁 - To provide an audio encoder and an audio decoder in which, when audio is reproduced by the audio decoder, a compressed audio data itself etc. is processed, and the audio data after decoding is processed and output.
オーディオ復号化装置でオーディオを再生する際に、圧縮オーディオデータそのもの等の加工を行い、復号後のオーディオデータを加工して出力できるオーディオ符号化装置、及びオーディオ復号化装置を提供する。 - 特許庁 - A demultiplexer 7 selectively outputs the voice data of one channel among the voice data of read out plural channels to a first voice decoder 10, and the voice data of the other one channel to a second voice decoder 11.
デマルチプレクサ７は読み出した複数のチャンネルの音声データのうち１つのチャンネルの音声データを第１音声デコーダ１０に、他の１つのチャンネルの音声データを第２音声デコーダ１１に選択的に出力する。 - 特許庁 - A semiconductor memory device includes a refresh synchronous circuit 120 provided between a refresh request circuit 140 and a command decoder 110 and deactivating refresh request if an external access request is output from the command decoder 110.
半導体記憶装置は、リフレッシュ要求回路140とコマンドデコーダ110との間に設けられ、コマンドデコーダ110から外部アクセス要求が出力されている際にはリフレッシュ要求を非活性にするリフレッシュ同期回路120を備える。 - 特許庁 - The advanced application presentation engine 61 is constituted by including a layout manager 71 and a graphic decoder wrapper 72, so that the first CPU 1 performs processing as the layout manager 71 and the graphic decoder wrapper 72 as well.
アドバンスドアプリケーションプレゼンテーションエンジン６１は、レイアウトマネージャ７１及びグラフィックデコーダラッパー７２を有して構成されているので、第１ＣＰＵ１は、レイアウトマネージャ７１及びグラフィックデコーダラッパー７２としての処理も実行する。 - 特許庁 - When decoded digital data are needed, a switching control part 503 selects encoded data of the H.323 and H.320 received data and supplies them to the decoder part 504 to use the decoder part in common.
また、デコードされたデジタルデータが必要な場合には、Ｈ．３２３やＨ．３２０受信データの符号化データを、切替制御５０３で選択してデコーダ部５０４へ供給するようにして、デコーダ部の共通化を図っている。 - 特許庁 - In a video output device 1, a multiplexer 4 multiplexes reference control information, containing at least a motion vector, outputted from a decoder 6 in a blanking term of a video signal decoded by the decoder 6.
映像出力装置１では、重畳部４が、復号部６で復号された映像信号のブランキング期間に、復号部６から出力される少なくとも動きベクトルを含む参照制御情報を重畳する。 - 特許庁 - A video decoder 106, a video logotype inserter 108 and a video encoder 110 are included in a video processor 104 and a logotype is inserted into the compressed digital video stream by the video processor 104.
ロゴ等を圧縮デジタルビデオビットストリームに加えるとき、ロゴを可処分フレームのみに挿入する。 - 特許庁 - A state command decoder 114 decodes the state command set in the control register 112 to generate a control signal.
ステートコマンドデコーダ１１４は、コントロールレジスタ１１２に設定されたステートコマンドをデコードしてコントロール信号を生成する。 - 特許庁 - To provide a variable length coding decoder that can decode many variable length codes within a prescribed time.
一定時間内により多くの可変長符号の復号ができる可変長符号復号化装置を提供する。 - 特許庁 - The switching control circuit 10 includes a serial-to-parallel converter 11, a rewritable storage device 12, and a decoder 13.
切換制御回路１０は、直並列変換器１１と、書換え可能な記憶装置１２と、デコーダ１３とを備える。 - 特許庁 - First and second internal circuits (a decoder 11, a control circuit 21, and the like) are identical, at least in design.
第１及び第２の内部回路（デコーダ１１、制御回路２１等）は、少なくとも設計上同一である。 - 特許庁 - The semiconductor memory device is provided with an input command decoder, a command generator, a semiconductor memory, and a write-in determination circuit.
半導体記憶装置は、入力コマンドデコーダ、コマンド生成器、半導体メモリ、書き込み判定回路を備える。 - 特許庁 - To provide an information processor that achieves preferred transfer of moving image data to a decoder.
デコーダに対する動画像データの転送処理を好適化することを実現した情報処理装置を提供する。 - 特許庁 - ERROR CORRECTION ENCODER, ERROR CORRECTION ENCODING METHOD, ERROR CORRECTION DECODER, AND ERROR CORRECTION DECODING METHOD
誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正復号装置、誤り訂正復号方法 - 特許庁 - To provide a variable length decoder capable of suppressing an increase in memory capacity and memory access, and operating at a high speed.
メモリ量やメモリアクセスの増大を抑えるとともに高速で動作可能な可変長復号装置を提供する。 - 特許庁 - SPEECH CODER AND METHOD, SPEECH DECODER AND METHOD, SPEECH BAND SPREADING APPARATUS AND METHOD
音声符号化装置及び方法、音声復号化装置及び方法、並びに、音声帯域拡張装置及び方法 - 特許庁 - To provide the decoder or the like for moving picture data where continuity of a moving picture before and after a skip point is maintained.
スキップ点の前後における動画像の連続性を保つ動画像データの復号装置等を提供する。 - 特許庁 - An MPEG-TS decoder 106 plays back the program recorded in the recorder on the decided point.
ＭＰＥＧ−ＴＳデコーダ１０６は、決定したポイントをもとに、前記記録部に録画した番組を再生する。 - 特許庁 - DIGITAL SIGNAL CODER AND METHOD, DIGITAL SIGNAL DECODER AND METHOD AND DIGITAL SIGNAL TRANSMISSION SYSTEM
ディジタル信号符号化装置及び方法、ディジタル信号復号装置及び方法、並びにディジタル信号伝送システム - 特許庁 - The decoder for the frame which is subjected to code excitation and CELP encoding by both of an adaptive code book and a fixed code book.
適応コードブックと固定コードブックの両方でコード励起されＬＰ符号化されたフレームに対する復号器。 - 特許庁 - SUBBAND ENCODER, SUBBAND DECODER, WAVELET TRANSFORMER, REVERSE WAVELET TRANSFORMER, COMPRESSOR AND EXPANDER
サブバンド符号化装置、サブバンド復号装置、ウェーブレット変換装置、逆ウェーブレット変換装置、圧縮装置、伸長装置 - 特許庁 - Then, the decoder 107 conducts a viterbi decoding of the sampling data based on the corrected values E+, E0 and E-.
ビタビ復号器１０７は、補正された期待値Ｅ＋，Ｅ０，Ｅ−に基づいてサンプリングデータのビタビ復号を行なう。 - 特許庁 - A test circuit 10 including a fuse for cut off test (parity fuse) 11 is provided in a redundant memory cell selection decoder 20.
冗長メモリセル選択デコーダ２０に、切断試験用ヒューズ（パリティ・ヒューズ）１１を含むテスト回路１０を設ける。 - 特許庁 - Therefore, decoding an erroneous address signal caused by a noise or the like by a decoder is prevented, and malfunction is prevented.
このため、ノイズ等による誤ったアドレス信号を、デコーダがデコードすることが防止され、誤動作が防止される。 - 特許庁 - In this way, optimum compromise is achieved among the memory sizes of the video decoder, frequency of accessing the reference frame, and the amount of computation.
こうして、ビデオデコーダのメモリサイズと参考フレームのアクセス及び計算量の間の折衷を達成する。 - 特許庁 - DEVICE AND METHOD FOR CONVERTING FRAME RATE IN MOVING PICTURE DECODER, ITS RECORDING MEDIUM AND INTEGRATED CIRCUIT DEVICE
動画像復号器におけるフレームレート変換装置、フレームレート変換方法、およびその記録媒体、集積回路装置 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
