「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 49 50 51 52 53 54 55 56 57 .... 141 142 次へ＞- Power supply of a row decoder RD is controlled according to a standby signal STDBY supplied from the standby control circuit.
ロウデコーダＲＤの電源は、スタンバイ制御回路から供給されるスタンバイ信号ＳＴＤＢＹに従って制御される。 - 特許庁 - The demodulator incorporates an adaptive error decoder (110) for detecting and correcting errors in the deinterleaved output.
復調器は、デインタリーブ出力におけるエラーを検出して訂正する適応的エラー復号器（１１０）を含んでいる。 - 特許庁 - To reduce processing cycles in Golomb decoding in the variable length decoder of MPEG4-AVC.
ＭＰＥＧ４−ＡＶＣの可変長復号装置におけるゴロム復号において、処理サイクルを削減することを目的とする。 - 特許庁 - To provide a decoding device for simultaneously decoding bit streams of different frame rates by using a single decoder.
単一のデコーダを用いて、異なるフレームレートのビットストリームを同時にデコード処理することができるデコード装置を提供する。 - 特許庁 - An editing device (100) includes storage means (48) for storing a PTS value of a video code decoded in a decoder (43).
編集装置（100）は、デコーダ（43）でデコードできたVideo符号のPTS（Presentation Time Stamp）値を記憶する記憶手段（48）を有することを特徴とする。 - 特許庁 - A voice encoder decoder 15 is previously equipped with encoding and decoding functions of ≥2 kinds of algorithm differing in encoded data amount.
音声符復号器１５に符号化データ量の異なる２種類以上のアルゴリズムの符復号機能を持たせておく。 - 特許庁 - To properly provide a priority of a common memory, when an MPEG decoder and microcomputer use the common memory.
ＭＰＥＧデコーダーとマイクロプロセッサが共通のメモリーを使用するときのメモリーを使用する優先権を適切に与える。 - 特許庁 - The decoder determines an information block corresponding to a code word of the SGFG code with a low cost for the input signal.
復号器は、入力信号に対して低コストのＳＧＦＧ符号の符号語に対応する情報ブロックを求める。 - 特許庁 - The audio signal reproduced from the decoder 214 is converted into audibly sensible form by an output device 216.
デコーダ２１４からの再生されたオーディオ信号は、出力デバイス２１６により、耳で知覚できる形式に変換される。 - 特許庁 - To provide a decoder circuit capable of easily performing a test inclusive of the state of a transistor added for the test.
テスト用に追加されたトランジスタの状態も含めてテストを容易に行うことができるデコーダ回路を提供する。 - 特許庁 - In response to a viewing/receiving instruction, viewing caused by the input interface 331A and the moving image decoder 332 is enabled.
視聴受信指示に応答して、入力インターフェース３３１Ａと動画像デコーダ３３２とによる視聴が可能となる。 - 特許庁 - The LSI 4 has two surface buffers X and Y of image memories and a CODEC(coder-decoder) 4b.
符号化ＬＳＩ４は、イメ−ジメモリである２面のバッファＸ、ＹとＣＯＤＥＣ（符号器−復号器）４ｂにより構成される。 - 特許庁 - The element decoder 50J interleaves data soft-output-decoded, through the interleaver 100.
要素復号器５０_Jは、インターリーバ１００によって、軟出力復号処理が施されたデータに対してインターリーブ処理を行う。 - 特許庁 - To provide an audio/video decoder giving less adverse effect on video and audio, where a system clock is made stable so as to decode them.
システムクロックを安定化して復号する映像や音声に悪影響の少ないオーディオ・ビデオ復号装置の提供。 - 特許庁 - A coincidence detection circuit 211 detects coincidence of signals from a decoder 80 and the selection circuits 191-195 and 201-206.
一致検出回路２１１はデコータ８０及び選択回路１９１〜１９５，２０１〜２０６の信号の一致を検出する。 - 特許庁 - A second transistor M2-1 of N channel type is connected between a wordline WL1 and a decoder circuit 10-1.
ワード線ＷＬ１とデコーダ回路１０−１の間には、Ｎチャネル型の第２のトランジスタＭ２−１が接続されている。 - 特許庁 - This decoder comprises a second buffer memory into which the demodulated input signal is diverted in the playback mode.
このデコーダは、再生モードにおいて入力信号が復調後に転送されてくる第二のバッファ・メモリを更に有する。 - 特許庁 - The units 1, 2 and the adders 5, 6, 7 and 8 are operated by master- slave relation and a Viterbi decoder with satisfactory accuracy is realized.
積和演算器１，２と加算器５，６，７，８は、マスタ・スレーブの関係で動作し、精度が良いビタビ復号器が実現する。 - 特許庁 - Then a CC (Closed Caption) decoder 109 acquires a CC signal on the basis of the sampling clock and applies decode processing to the CC signal.
そしてＣＣデコーダ１０９において、サンプリングクロックに基づいてＣＣ信号が取得され、デコード処理が行われる。 - 特許庁 - The regulator circuit is equipped with an output circuit 10, a comparator 20, a counter block 30, a latch block 40 and a decoder block 50.
レギュレータ回路は、出力回路１０、コンパレータ２０、カウンタブロック３０、ラッチブロック４０、デコーダブロック５０を備えている。 - 特許庁 - The lower-order decoder 13 generates a lower-order control signal corresponding to the value of lower bits of the input digital signal.
下位デコーダ１３は、入力されるデジタル信号のうち下位ビットの値に対応した下位制御信号を生成する。 - 特許庁 - To provide a decoder that can calculate an accurate posterior probability during data collision in Layered algorithm.
Ｌａｙｅｒｅｄアルゴリズムにおいてデータ衝突時に正しい事後確率値を計算可能な復号化装置を提供する。 - 特許庁 - This invention is applicable to, for example, an image decoder which decodes a bit stream encoded by H.264/AVC.
本発明は、例えば、H．264/AVC方式で符号化されたビットストリームを復号する画像復号装置に適用することができる。 - 特許庁 - The instruction decoder CTRL decodes the instruction type of an instruction to be executed based on an identification code included in the instruction.
命令デコーダCTRLは、命令に含まれる識別コードに基づいて、実行対象の命令の命令タイプを解読する。 - 特許庁 - To provide an encoder and a decoder which include a device for correcting a video component signal.
動画像のコンポーネント信号を修正する信号修正装置を備える符号化装置、及び復号装置を提供する。 - 特許庁 - To provide an image encoder and an image decoder which can reduce a memory quantity to use.
使用するメモリ量を削減することができる画像符号化装置及び画像復号装置を得ることを目的とする。 - 特許庁 - To simplify constitution of a decoder in a data line driving circuit in a display device in which a multi-line driving method is adopted.
マルチライン駆動法を採用した表示装置において、データ線駆動回路におけるデコーダの構成を簡素化すること。 - 特許庁 - A moving image decoder 25 decodes compression encoded image data and supplies the decoded result to an external memory I/F 27.
動画デコーダ２５は、圧縮符号化画像データを復号化し、その復号結果を外部メモリＩ／Ｆ２７に供給する。 - 特許庁 - First and second decoder parts 16, 26 decode the extracted data and generate and output the above data as program signals.
第１のデコーダ部１６、第２のデコーダ部２６は、前記データをデコードして番組信号として生成して出力する。 - 特許庁 - A DV decoder of this invention, in order to achieve the purposes above, performs a frame synchronizing at the same time when deshuffling.
本発明によるＤＶデコーダは、上記目的を達成するため、デシャフリング処理と同時にフレームシンクロナイズ処理をする。 - 特許庁 - A driver 1 activated by a X decoder decoding a row address drives simultaneously four word lines 21-24.
ロウアドレスをデコードするＸデコーダによって活性化されるドライバ１は、４本のワード線２_1 〜２_4 を同時に駆動している。 - 特許庁 - The decoder 16 is recognized as an image transmitter 1 or the like from a conventional image receiver 6.
従って、デコーダ１６は、従来の画像受信装置６からはあたかも画像送信装置１等のように認識される。 - 特許庁 - Based on the character determination result and the character inside determination result, a decoder 74 outputs a character pattern identification signal C/P.
文字判定結果と文字内部判定結果とに基づいて、デコード部74で、文字絵柄識別信号C/Pを出力する。 - 特許庁 - Equalization is performed by the least squares method using the predetermined number of samples of the binary data obtained by threshold processing in a Viterbi decoder 3.
ビタビ復号器３により２値化された所定サンプル数のデータを用いて最小自乗法により等化を行う。 - 特許庁 - To provide a decoder that conducts decoding with high accuracy by preventing a calculated logarithmic likelihood from exceeding a range of expressible values.
算出される対数尤度が表現可能な値の範囲を超過するのを回避して高精度に復号を行う。 - 特許庁 - The demodulator may also incorporate an adaptive error decoder (110) for detecting and correcting errors in the deinterleaved output.
復調器は、デインタリーブ出力におけるエラーを検出して訂正する適応的エラー復号器（１１０）を含んでいる。 - 特許庁 - To enable using image data reproduced from a recording medium as well as image data, such as broadcast, in the same decoder.
記録媒体から再生される画像データを、放送等の画像データと同一のデコード装置が使用できるようにする。 - 特許庁 - To provide a decoder which can increase the precision in error correction more and shorten the processing time more.
誤り訂正の精度が一層高められるとともに処理時間の一層の短縮化が図られた復号器を提供する。 - 特許庁 - An improved decoder avoids or reduces the degradation by filling the spectral holes with synthesized spectral components.
改良されたデコーダは、スペクトルホールを合成スペクトル成分で充填することにより劣化を回避若しくは低減させる。 - 特許庁 - A video decoder conceals data from the beginning of the segment of data rather than an entire slice or frame in which the segment resides.
セグメントがその中に存在するスライス全体又はフレーム全体よりはむしろデータのセグメントの始めからのデータを隠す。 - 特許庁 - This reed Solomon decoder is characterized in provision of a quotient ROM 30 for a division circuit that realizes part of the Euclid algorithm.
Ｅｕｃｌｉｄアルゴリズムにおける割り算回路の部分に商ＲＯＭ３０を設けたことを特徴としている。 - 特許庁 - The decoders 16, 22 decode data from the system decoder 12 respectively to apply the decoded data to a display device 20 and a speaker 24.
デコーダ１６，２２は、システム・デコーダ１２からのデータをそれぞれ復号化してディスプレイ２０及びスピーカ２４に印加する。 - 特許庁 - To provide a decoder and a decoding method for acquiring a decoded bit train after decoding a reception signal.
受信信号を復号化して相応する復号化ビット列を得るためのデコーダー及び復号化方法を提供する。 - 特許庁 - An address buffer 8 and a command decoder 7 fetch an address and a command in synchronism with the leading edge of a clock CLK.
アドレスバッファ８及びコマンドデコーダ７は、クロックＣＬＫの立ち上がりエッジに同期して、アドレス及びコマンドを取り込む。 - 特許庁 - A TMCC signal decoder 54 decodes the TMCC signal on the basis of a detected frame synchronizing signal.
ＴＭＣＣ信号復号器５４は、検出されたフレーム同期信号に基づいてＴＭＣＣ信号を復号処理する。 - 特許庁 - Provided is a method for seamlessly splicing a local commercial segment into an existing network time slot, without decoder buffer overflow or underflow.
デコーダバッファのオーバーフロー又はアンダーフローなしにローカルコマーシャルセグメントを現存するネットワークタイムスロットにシームレスでスプライスする。 - 特許庁 - A decoder 11 outputs hold authorization signals PEk (k=0-3) successively according to the write request signal WR_n.
デコーダ１１は、書き込み要求信号ＷＲ＿ｎに応じて、保持許可信号ＰＥｋ（ｋ＝０〜３）を順次出力する。 - 特許庁 - INFORMATION COMMUNICATION METHOD, INFORMATION RECORDING METHOD, ENCODER AND DECODER WITH BIOMACROMOLECULAR OR AS COMMUNICATION MEDIUM OR RECORDING MEDIUM
生体高分子を通信媒体もしくは記録媒体とした、情報通信方法、情報記録方法、エンコーダおよびデコーダ - 特許庁 - To reduce needless power for data transfer by reducing needless data transfer between a video decoder and a prediction frame memory.
ビデオ復号器と予測フレームメモリ間の不要なデータ転送を削減し、データ転送のための不要な電力を低減する。 - 特許庁 - The power supply control circuit 109 is connected between the input terminals 41-43 and the decoder 103 in parallel by wire-bonding.
電源制御回路１０９は、入力端子４１乃至４３とデコーダ１０３間にワイヤボンディングで並列接続される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
