「decoder」を含む例文一覧(7054)

<前へ 1 2 .... 57 58 59 60 61 62 63 64 65 .... 141 142 次へ>
  • Switches 11-18 are on- off-controlled selectively by an output of a decoder, on the contrary, dummy switches 31-38 are always in an off-state.
    スイッチ11〜18がデコーダ出力で選択的にオン/オフ制御されるのに対し、ダミースイッチ31〜38は常にオフである。 - 特許庁
  • Then the decoded output (pre-decode signal AROWAi, Bi, Ci, Di, Ei) is decoded by a row decoder 24, and made a block selection signal BLKDECi.
    そして、そのデコード出力(プリデコード信号AROWAi,Bi,Ci,Di,Ei)は、ロウデコーダ24でデコードされてブロック選択信号BLKDECiとなる。 - 特許庁
  • A DTMF decoder 30 decodes a DTMF signal from the telephone set and outputs the result to a system control circuit 18.
    DTMFデコーダ30は、その電話器からのDTMF信号をデコードし、結果をシステム制御回路18に出力する。 - 特許庁
  • The first decoder activates word lines in the unit of memory cell group on the basis of a first address and the n pieces of bits within a second address.
    第1デコーダは、第1アドレスと第2アドレス内のn個のビットとに基づいてメモリセルグループの単位でワード線を活性化する。 - 特許庁
  • The recording in the memory 4 is performed synchronously to an external synchronizing signal 8 generated from inputted video signals by means of the decoder 2.
    フレームメモリ4はNTSCデコーダ2で入力映像信号から生成される外部同期信号8に同期して記録される。 - 特許庁
  • A data decoder 8 decodes original video and audio signals from the I and Q signals being outputs of the equalizer 7.
    データ復号器8は、等化器7の出力のI信号とQ信号より基の映像信号や音声信号を復号する。 - 特許庁
  • To provide an encryption decoder and method adopting a common key encryption system where possibility of decoding the encryption.
    暗号を破られる可能性がきわめて低い、共有鍵暗号化方式の、暗号化復号化装置・方法を提供すること。 - 特許庁
  • The reproduced data are converted into video signals by a decoder 14, transmitted to a monitor display 17 via a switcher 15, and displayed.
    再生データはデコーダ14によってビデオ信号に変換され、スイッチャー15を介してモニタディスプレイ17に送られ、表示される。 - 特許庁
  • A decoder 4 generating a numeral to be stored in a shift register 5 in relation to a subtraction result by the subtracter 3 is set up.
    減算器3による減算結果に関連づけてシフトレジスタ5に格納される数字を生成するデコーダ4が設けられている。 - 特許庁
  • Further, the turbo decoder 610 repetitively decodes the sequences according to a control signal outputted from a decoding control section 630.
    また、ターボ復号器610は、復号制御部630から出力される制御信号に応じて繰り返し復号を行う。 - 特許庁
  • Spatially scalable enhancement bit streams are arbitrarily truncated to conform to network conditions, channel conditions and/or decoder capabilities.
    空間スケーラブル増補ビットストリームはネットワーク条件、チャネル条件及び/または復号器の能力に応じ任意に短縮される。 - 特許庁
  • An output signal from an interpolation filter 7 and a chroma decoder 9 is block- processed by a block processing unit 10 for 2-dimension discrete cosine transform.
    補間フィルタ7及びクロマデコーダ9の出力信号はブロック化器10で2次元離散コサイン変換の為にブロック化される。 - 特許庁
  • To speed up operation by enabling sensing of a memory cell always with same timing independently of distance from a row decoder to a sense amplifier.
    ローデコーダからセンスアンプまでの距離によらず、常に同じタイミングでメモリセルのセンスを行うことができ、動作を高速化する。 - 特許庁
  • In the 'return to live' mode, the user views at a high speed the video portion recorded in the second buffer memory before the decoder switches back to the 'live' mode.
    ライブへ戻るモードにおいて、ユーザはライブモードへ戻る前に第二のバッファ・メモリに記録されたビデオ部分を高速で見る。 - 特許庁
  • The encoder/decoder processes the motion vector based at least in part on the motion vector predictor computed for the motion vector.
    エンコーダ/デコーダは、動きベクトル用に演算された動きベクトル予測子に少なくとも部分的に基づいて、動きベクトルを処理する。 - 特許庁
  • ENCODING METHOD, SYNDROME CALCULATING METHOD, NUMBER OF ERRONEOUS BITS ESTIMATING METHOD, ERRONEOUS BIT POSITION ESTIMATING METHOD, DECODING METHOD AND DECODER
    符号化方法、シンドローム演算方法、誤りビット数推定方法、誤りビット位置推定方法、復号方法および復号装置 - 特許庁
  • The communication network analyzer is further equipped with a frame decoder for decoding the frame and supplying decoded information to a decoded information buffer.
    通信網解析器は、フレームを解読して解読情報を解読情報バッファに供給するフレーム解読器をさらに備える。 - 特許庁
  • An initial state estimating section 16 cooperates with the element decoder 11 and estimates start and end point information of the trellis of a coding series.
    初期状態推定部16は要素復号器11と連携して符号化系列のトレリスの起終点情報を推定する。 - 特許庁
  • When a start schedule time of rearrangement arrives and the video decoder 100 is in a standby state, rearrangement is performed automatically.
    再配置の開始予定時刻となり、かつ、ビデオデコーダ100が待機中の状態であるとき、再配置を自動的に実行する。 - 特許庁
  • The MPEG decoder 32 is designed to decode the MPEG data, and to output decoded video signals to a video signal outputting unit.
    MPEGデコーダ32は、このMPEGデータ32をデコードし、デコードしたビデオ信号をビデオ信号出力部に出力する。 - 特許庁
  • A video decoder 4 is equipped with a function to output the encoding parameter 105 of a decoded MPEG-2 stream to a video encoder 6.
    ビデオデコーダ4は、デコードされたMPEG2ストリームの符号化パラメータ105をビデオエンコーダ6に出力する機能を備える。 - 特許庁
  • GENERATION OF SYMBOL PROBABILITY USING SISO DECODER FOR RADIO COMMUNICATION USING HIGH-SPEED CODING AND TRANSMISSION DIVERSITY OF ONE ENCODER
    1個の符号器の高速コーディングと送信ダイバーシチを用いる無線通信用のSISO復号器を用いたシンボル確率の生成 - 特許庁
  • To actualize a method for enabling a CATV decoder to decode XDS packet data normally even in the case of a parity error.
    CATVデコーダがXDSパケットデータをパリティエラーにしても正常にXDSパケットデータをデコードする方法を実現する。 - 特許庁
  • A microcomputer 31 automatically corrects the present calendar and time in a decoder according to the separated date time in the program information.
    マイコン31は分離された番組情報中の年月日時刻により、デコーダ内の現在のカレンダー、時計を自動的に校正する。 - 特許庁
  • Selection of different upsample filter is determined by an information utilizable for both of an encoder and a decoder.
    異なるアップサンプルフィルタのどれを選択するかは、符号化器および復号器の双方に利用可能な情報によって決定される。 - 特許庁
  • Additionally, a decoder 103 decodes coded data corresponding to symbol data in data supplied by the shifter 102 for outputting.
    また、デコーダ103は、シフタ102より供給されるデータのうち、シンボルデータに対応する符号データを復号して出力する。 - 特許庁
  • To provide an apparatus and method for performing texture-decoding within a video decoder processing a series of macroblocks within a video bit-stream.
    ビデオビットストリーム内の一連のマクロブロックを処理するビデオでコーダにおいてテクスチャ復号を行う装置及び方法を提供する。 - 特許庁
  • To provide an encipherment system where decoding of a decoding algorithm corresponding to ciphered information is difficult, and to provide a decoding method and a decoder.
    暗号化情報に対応する復号アルゴリズムの解読が困難な、暗号システム、復号化方法、復号化装置を提供する。 - 特許庁
  • The clock selection circuit incorporated in a semiconductor integrated circuit includes a decoder DEC, a control unit Cnt, and a multiplexer Mpx.
    半導体集積回路に内蔵のクロック選択回路は、デコーダDEC、制御ユニットCnt、マルチプレクサMpxを有する。 - 特許庁
  • CODE SEQUENCE CONVERSION METHOD AND APPARATUS THEREFOR, CODE SEQUENCE CONVERSION TABLE GENERATING APPARATUS, AND TURBO CODE CODER AND DECODER
    符号順序変換方法およびその装置、符号順序変換テーブル作成装置、並びにターボ符号用の符号器および復号器 - 特許庁
  • The irregular LDPC code decoder comprises bit processing units 10-1 through 10-M (M=p1m1), parity processing units 20-1 through 20-m, and a controller 40.
    イレギュラーLDPC符号復号器は、ビット処理ユニット10-1乃至10-M(M=p1m1)と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。 - 特許庁
  • Memory allocation cache access is detected by an address decoder AD after a cache controller receives an access request from a CPU 2a.
    メモリ割り付けキャッシュアクセスは、CPU2aからアクセス要求をキャッシュコントローラが受理した後、アドレスデコーダADで検知される。 - 特許庁
  • ELECTRONIC ENDOSCOPE SYSTEM WITH ELECTRONIC ENDOSCOPE DEVICE FOR OUTPUTTING DIGITAL VIDEO SIGNAL AND DECODER FOR RECEIVING DIGITAL VIDEO SIGNAL
    デジタル映像信号を出力する電子内視鏡装置とデジタル映像信号を受信するデコーダを備えた電子内視鏡システム - 特許庁
  • METHOD AND DECODER FOR DECODING ENCODED SIGNAL BASED ON STATISTICAL DEPENDENCIES BETWEEN ENCODED SIGNAL AND SIDE INFORMATION
    符号化信号を、この符号化信号と副情報との間の統計的依存性に基づいて復号する方法および復号器 - 特許庁
  • To provide a semiconductor storage capable of reducing areas of a row decoder and control circuit by integrating a plurality of memories.
    複数のメモリを統合してロウデコーダや制御回路などの面積を削減することができる半導体記憶装置を提供する。 - 特許庁
  • A photodiode 40 changes the output signal light of the decoder 32 into an electrical signal, and a data demodulation circuit 42 restores the data.
    フォトダイオード40はデコーダ32の出力信号光を電気信号に変換し、データ復調回路42がデータを復調する。 - 特許庁
  • To provide a mechanism that automatically and dynamically selects a post filter or a loop filter for a video decoder.
    本発明は、ビデオ復号器に対する、ポストフィルタとループフィルタの間を、自動的かつ動的に切り替えるためのメカニズムを教示する。 - 特許庁
  • When a latch circuit 21 latches a termination code showing the termination of serial communication, it outputs the termination code to a decoder 26.
    ラッチ回路21は、シリアル通信の終了を示す終了コードをラッチしたなら、その終了コードをデコーダ26に出力する。 - 特許庁
  • To provide a normalizing device that normalizes an input signal given to a turbo decoder without much increasing the circuit scale.
    回路の規模をさほど増大させずに、ターボ復号器に与える入力信号の正規化を行なう正規化装置を提供する。 - 特許庁
  • To provide a transport decoder that can output stream data in an accurate timing even when the decode processing time is varied.
    トランスポートデコーダにおいて、デコード処理時間がばらつくような場合でも、ストリームデータを正確なタイミングで出力可能にする。 - 特許庁
  • When the video decoder 2 starts outputting a video signal after the switching, a video image after the switching is being displayed as shown in figure (4).
    そして、ビデオデコーダ2から切り替え後の映像信号が出始めると、 に示す如く、切り替え後の映像が表示され始める。 - 特許庁
  • A reversible decoder 12 decodes a conversion coefficient from an image compression signal (bit stream) temporarily stored in a storage buffer.
    可逆復号器12は、蓄積バッファに一時的に格納された画像圧縮信号(ビットストリーム)から変換係数を復号する。 - 特許庁
  • When the user who receives the indication switches the audio decoder to linear PCM (#6), recorded text data are reproduced by the linear PCM (#7).
    この表示を受けたユーザが、音声デコーダをリニアPCMに切り替えると(#6)、リニアPCMで記録された本編データを再生する(#7)。 - 特許庁
  • The initial buffering time and pre-decoder buffer size can be dynamically adapted for improved playback performance by the client device.
    初期バッファリング時間と前置復号器バッファサイズは、クライアント装置により改良再生性能に動的に適応させることができる。 - 特許庁
  • The cache memory includes M (M<N) cache memory units and a unit selection decoder for activating one of these cache memory units.
    キャッシュメモリは、M(M<N)個のキャッシュメモリユニットと、このキャッシュメモリユニットのうち一つを活性化させるユニット選択デコーダを含む。 - 特許庁
  • In simple zapping, the digital decoder transmits the physical channel change request immediately after reception of the channel change request.
    単純なザッピングの場合、デジタル・デコーダはチャンネル変更要求の受信後すぐ、物理的なチャンネル変更要求を送信する。 - 特許庁
  • A bit stream decoder 11 is connected with the interface control device, decompresses compressed graphic data, and change them into pixel graphic data.
    ビットストリームデコーダ11はインタフェース制御装置に接続され、圧縮グラフィックデータを圧縮解除し、ピクセルグラフィックデータに変える。 - 特許庁
  • Transfer functions estimated by the respective fingers 70a to 70n are given to an STTD decoder 200 through the selectors 82 and 84.
    各フィンガ70a〜70nで推定された伝達関数は、セレクタ82,84を介してSTTDデコーダ200に与えられる。 - 特許庁
  • Further, bit line cut-off transistors 17, 18 being a cut-off element are provided between the Y decoder 1 and the bit lines 3, 4.
    さらに、Yデコーダ1とビット線3,4との間に切断素子であるビット線切断トランジスタ17,18が設けられている。 - 特許庁
  • MOVING PICTURE DECODER, MOVING PICTURE DECODING METHOD AND RECORDING MEDIUM WITH PROGRAM TO ALLOW COMPUTER TO IMPLEMENT THE METHOD RECORDED THEREON
    動画像復号装置、動画像復号方法及びその方法をコンピュータに実行させるプログラムが記録されている記録媒体 - 特許庁
<前へ 1 2 .... 57 58 59 60 61 62 63 64 65 .... 141 142 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.