One end of a writing wordline WWL1 is connected to a decoder driver unit 12-1. 書き込みワード線WWL1の一端は、デコーダ・ドライバユニット12−1に接続される。 - 特許庁
The decoder driver unit 12-1 consists of a P channel MOS transistor P1, an N channel MOS transistor N1 and a NAND circuit ND1. デコーダ・ドライバユニット12−1は、PチャネルMOSトランジスタP1、NチャネルMOSトランジスタN1及びNAND回路ND1から構成される。 - 特許庁
The discharge transistors D0, D1 receive respectively independent discharge control signals DS0, DS1 which are generated and output from a DS decoder driver 53, at respective gates. ディスチャージトランジスタD0,D1は、DSデコーダドライバ53によって生成出力された、互いに独立したディスチャージ制御信号DS0,DS1をゲートに受ける。 - 特許庁
The decoder driver unit 12-1 consists of P channel MOS transistors P1 and P2, an N channel MOS transistor N1, a differential amplifier DA3 and a NAND circuit ND1. デコーダ・ドライバユニット12−1は、PチャネルMOSトランジスタP1,P2、NチャネルMOSトランジスタN1、差動増幅器DA3及びNAND回路ND1から構成される。 - 特許庁
And the core side decoder driver and the reference side decoder driver drive a core side word line and a reference side word line to power source voltage at the first time after variation of input address, further, they drive a core side word line and a reference side word line to a boosted voltage level being higher than power source voltage at the second time the prescribed time after the first time. そして,コア側デコーダ・ドライバとレファレンス側デコーダ・ドライバが,入力アドレスの変化後の第1の時間に,コア側ワード線とレファレンス側ワード線とを電源電圧まで駆動し,更に,第1の時間後所定時間後の第2の時間に,コア側ワード線とレファレンス側ワード線とを電源電圧より高い昇圧レベルまで駆動する。 - 特許庁