「delay analysis」を含む例文一覧(181)
1 2 3 4 次へ＞- DELAY ANALYSIS SYSTEM
遅延解析システム - 特許庁 - DELAY ANALYSIS DEVICE, DELAY ANALYSIS METHOD, DELAY ANALYSIS PROGRAM, AND RECORDING MEDIUM
遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 - 特許庁 - DELAY ANALYZER, DELAY ANALYSIS METHOD, AND DELAY ANALYSIS PROGRAM
遅延解析装置、遅延解析方法、及び遅延解析プログラム - 特許庁 - DELAY ANALYSIS METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, DELAY ANALYSIS PROGRAM, AND DELAY ANALYSIS DEVICE
半導体集積回路の遅延解析方法、遅延解析プログラム、遅延解析装置 - 特許庁 - DELAY ANALYSIS METHOD AND DELAY ANALYSIS PROGRAM OF INTEGRATED CIRCUIT
集積回路の遅延解析方法及び遅延解析プログラム - 特許庁 - DELAY ANALYSIS PROGRAM, RECORDING MEDIUM WITH PROGRAM RECORDED THEREON, DELAY ANALYSIS DEVICE, DELAY ANALYSIS METHOD
遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 - 特許庁 - DELAY ANALYSIS PROGRAM, RECORDING MEDIUM WITH SAME PROGRAM RECORDED, DELAY ANALYSIS DEVICE, AND DELAY ANALYSIS METHOD
遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置、および遅延解析方法 - 特許庁 - CLOCK DELAY ANALYSIS DEVICE, CLOCK DELAY ANALYSIS METHOD, CLOCK DELAY ANALYSIS PROGRAM AND RECORDING MEDIUM
クロック遅延解析装置、クロック遅延解析方法、クロック遅延解析プログラム、および記録媒体 - 特許庁 - DELAY ANALYSIS PROGRAM, RECORDING MEDIUM RECORDED WITH THIS PROGRAM, DELAY ANALYSIS METHOD AND DELAY ANALYSIS DEVICE
遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析方法、および遅延解析装置 - 特許庁 - LOGIC SYNTHESIS/DELAY ANALYSIS SYSTEM
論理合成・遅延解析システム - 特許庁 - EARLY DELAY ANALYSIS SYSTEM IN HIERARCHICAL LAYOUT AND DELAY ANALYSIS PROGRAM
階層レイアウト時の早期遅延解析方式及び遅延解析プログラム - 特許庁 - DELAY ANALYSIS SUPPORT PROGRAM, MEDIUM RECORDING THE PROGRAM, DELAY ANALYSIS SUPPORT DEVICE, AND DELAY ANALYSIS SUPPORT METHOD
遅延解析支援プログラム、該プログラムを記録した記録媒体、遅延解析支援装置、および遅延解析支援方法 - 特許庁 - STATIC DELAY ANALYSIS PROCESSING METHOD, STATIC DELAY ANALYSIS PROCESSING PROGRAM RECORD MEDIUM AND STATIC DELAY ANALYSIS PROCESSING PROGRAM
静的遅延解析処理方法，静的遅延解析処理プログラム記録媒体および静的遅延解析処理プログラム - 特許庁 - CELL DELAY LIBRARY AND METHOD OF CREATING THE SAME, AND DELAY ANALYSIS METHOD
セル遅延ライブラリとその作成方法、及び遅延解析方法 - 特許庁 - DELAY VARIATION ANALYSIS UNIT, AND DELAY VARIATION CALCULATION METHOD
遅延ばらつき解析装置及び遅延ばらつき算出方法 - 特許庁 - DELAY FAILURE ANALYSIS METHOD AND ITS DEVICE
ディレイ不良解析方法およびその装置 - 特許庁 - DELAY ANALYSIS RESULT DISPLAY PROGRAM, RECORDING MEDIUM RECORDING THIS PROGRAM, DELAY ANALYSIS RESULT DISPLAY DEVICE AND DELAY ANALYSIS RESULT DISPLAY METHOD
遅延解析結果表示プログラム、該プログラムを記録した記録媒体、遅延解析結果表示装置および遅延解析結果表示方法 - 特許庁 - DELAY ANALYSIS METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路の遅延解析方法 - 特許庁 - DELAY ANALYSIS PROGRAM, RECORDING MEDIUM RECORDING SAME PROGRAM, AND DELAY ANALYSIS DEVICE AND METHOD
遅延解析プログラム、該プログラムを記録した記録媒体、遅延解析装置および遅延解析方法 - 特許庁 - Specifically, six analysis processes that are (A) delay analysis process, (B) mutual delay analysis process, (C) connection delay analysis process, (D) running time analysis process, (E) stop time analysis process and (F) shuttle time analysis process, are performed.
具体的には、（Ａ）遅延分析処理、（Ｂ）相互遅延分析処理、（Ｃ）接続遅延分析処理、（Ｄ）運転時分分析処理、（Ｅ）停車時分分析処理、（Ｆ）折り返し時分分析処理の６種類の分析処理が行われる。 - 特許庁 - DELAY PROFILE ANALYSIS CIRCUIT AND DEVICE USING THE SAME
遅延プロファイル解析回路及びそれを用いた装置 - 特許庁 - APPARATUS AND METHOD FOR INTRA-CELL DELAY TIME ANALYSIS
セル間遅延時間を分析するための装置及び方法 - 特許庁 - To provide a delay analysis system capable of accurately and quickly conducting delay analysis of a cell of semiconductor design.
半導体設計のセルの遅延解析を精度良く且つ高速に行うことのできる遅延解析システムを提供する。 - 特許庁 - METHOD OF DELAY CALCULATION IN INTEGRATED CIRCUIT, TIMING ANALYSIS SYSTEM, AND DELAY CALCULATION PROGRAM
集積回路の遅延時間計算方法及びタイミング解析システム、遅延時間計算プログラム - 特許庁 - ANALYSIS INFORMATION SAMPLING DEVICE OF DATABASE ACCESS DELAY, ANALYSIS INFORMATION SAMPLING METHOD, AND PROGRAM
データベース・アクセス遅延の解析情報採取装置、解析情報採取方法およびプログラム - 特許庁 - To improve analysis accuracy of delay of a semiconductor integrated circuit.
半導体集積回路の遅延の解析精度を向上させる。 - 特許庁 - A delay analysis section 15 makes a decision whether a delay error is present or not from the layout results.
前述のレイアウト結果から、遅延解析処理部１５は、遅延エラーの有無を検出する。 - 特許庁 - METHOD FOR CALCULATING DELAY TIME IN INTEGRATED CIRCUIT, AND TIMING ANALYSIS SYSTEM USING THE SAME, AND PROGRAM FOR CALCULATING DELAY TIME
集積回路の遅延時間計算方法及びタイミング解析システム、遅延時間計算プログラム - 特許庁 - To improve intuitive understanding of a delay analysis result of an analysis target circuit by a user.
ユーザによる解析対象回路の遅延解析結果の直感的な理解の向上を図る。 - 特許庁 - DELAY CALCULATION METHOD, TIMING ANALYSIS METHOD, APPROXIMATION METHOD OF NETWORK OF CALCULATION OBJECT, AND DELAY CONTROL METHOD
遅延計算方法、タイミング解析方法、計算対象ネットワークの近似方法および遅延制御方法 - 特許庁 - A delay analysis apparatus 600 accepts an input of an analysis report 500 by an input part 601.
遅延解析装置６００は、入力部６０１により、解析レポート５００の入力を受け付ける。 - 特許庁 - The respective calculation parts 2 have an electromagnetic field analysis calculation part 231, a circuit analysis calculation part 232 and a delay buffer 233 based on delay time set in a connecting part between the other kind of analysis problem and the electromagnetic field analysis problem.
各計算部２は、電磁界解析計算部２３１、回路解析計算部２３２、および他種解析問題と電磁界解析問題との接続部分に設定した遅延時間に基づいた遅延バッファ２３３を備える。 - 特許庁 - To efficiently and accurately analyze delay of an analysis target circuit.
解析対象回路の遅延解析を効率的かつ正確におこなうこと。 - 特許庁 - METHOD FOR GENERATING INPUT PATTERN FOR DELAY CHARACTERISTIC ANALYSIS OF SEMICONDUCTOR CIRCUIT
半導体回路の遅延特性解析のための入力パターン生成方法 - 特許庁 - A delay fluctuation analyzing part 30 performs a delay fluctuation analysis of a circuit whose layout design is finished.
レイアウト設計の終了した回路に対し、遅延変動解析部３０において遅延変動解析がなされる。 - 特許庁 - A power source noise period is determined by dynamic IR drop analysis, and the delay of a delay path is set to a multiple of the noise period.
動的ＩＲドロップ解析から電源ノイズ周期を求め、遅延パスの遅延をノイズ周期の倍数とする。 - 特許庁 - A delay analyzing device includes a delay analyzing part for performing delay analysis to a clock path inside/outside an arbitrary block under the consideration of CRPR(Clock Reconvergence Pessimism Removal).
本発明の遅延解析装置は、任意区域内外のクロックパスを、ＣＲＰＲ(Clock Reconvergence Pessimism Removal)を考慮して遅延解析する遅延解析部を含む。 - 特許庁 - Static timing analysis is a point-to-point delay analysis of a design network with respect to a given set of constraints.
静的タイミング解析は、与えられた一組の制約に関する設計ネットワークの点対点遅延解析である。 - コンピューター用語辞典 - To prevent delay of data analysis processing by a data analysis device even when structure information that is a data analysis object is retained.
データ分析対象となる構成情報が滞留した場合でも、データ分析装置によるデータ分析処理の遅延を防止することを課題とする。 - 特許庁 - The delay analysis device 500 accepts the input of the timing analysis result of an analysis object circuit 300, and a detection part 502 detects a critical path from the input timing analysis result.
遅延解析装置５００は、解析対象回路３００のタイミング解析結果の入力を受け付け、検出部５０２により、入力されたタイミング解析結果からクリティカルパスを検出する。 - 特許庁 - To provide a method for achieving delay analysis using a high-accuracy clock skew.
精度の良いクロックスキューを用いた遅延解析を実現する方法を提供する。 - 特許庁 - To provide an input pattern generating method for delay characteristic analysis of semiconductor circuits which enables speedup of maximum delay characteristic analysis of semiconductor circuits.
半導体回路の最大遅延特性解析の高速化を図ることができるようにした半導体回路の遅延特性解析のための入力パターン生成方法を提供する。 - 特許庁 - To reduce a time needed for creating a cell delay library for a statistical static timing analysis (STA).
統計的ＳＴＡ用のセル遅延ライブラリの作成に要する時間を削減すること。 - 特許庁 - An amplitude voltage, the amount of delay, and the shape of the waveform are evaluated for the analysis.
その解析に当たっては、振幅電圧、ディレイ量、波形形状などが評価される。 - 特許庁 - An analysis support device 100 sets a correction value for correcting a value featuring a delay distribution representing variance in delay value of a cell to a variance model for the delay value of the cell.
解析支援装置１００は、セルの遅延値のバラツキモデルに対して、セルの遅延値のバラツキを表す遅延分布を特徴付ける値を補正する補正値を設定する。 - 特許庁 - A path delay information generation part 1 performs static timing analysis based on cell delay information 14 and design circuit information 15 to generate path delay information 17.
パス遅延情報生成部１は、セルの遅延情報１４と設計回路情報１５とに基づいて静的タイミング解析を行ってパス遅延情報１７を生成する。 - 特許庁 - A first analysis part 15 acquires a measured value of path delay obtained from a result of a delay test on a circuit to be tested from a path delay information storage part 120.
第１の解析部１５は，パス遅延情報記憶部１２０から，テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値を取得する。 - 特許庁 - To provide a delay distributing method for shortening a timing analysis executing time, reducing memory usage, and accurately conducting delay distribution.
タイミング解析実行時間の短縮、メモリ使用量の減少、及び正確な遅延分配が可能となる遅延分配方法を提供する。 - 特許庁 - The delay circuit 25 provides delay processing to the FM continuous wave in accordance with the depth of a target position of a living body, whereby pieces of Doppler information from the target position are selectively extracted in a Doppler information analysis section 44.
これにより、ドプラ情報解析部４４において、目標位置からのドプラ情報が選択的に抽出される。 - 特許庁 - To provide a digital frequency analysis device that reduces a delay with image compression.
画像の圧縮に伴う遅延を低減することができるデジタル周波数解析装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
