「density interface」を含む例文一覧(173)
＜前へ 1 2 3 4 次へ＞- To evaluate the levels of electric characteristics of a MIS capacitor such as interface level density and converted thickness of an oxide film precisely in a short time.
ＭＩＳ型キャパシタの界面準位密度、酸化膜換算膜厚などの電気特性量を高精度かつ短時間に評価すること。 - 特許庁 - Silicon density is not higher than 5×10^19 atoms/cm^3 on the interface between at least one end face of the laser resonator and the protective film 70.
そして、レーザ共振器の少なくとも一方の端面と保護膜７０との界面におけるシリコン密度が５×１０^１９atoms/cm^3以下である。 - 特許庁 - The entire device which includes an LED submount interface is designed with reference to a low thermal resistance, in order to allow a high current density operation.
ＬＥＤサブマウント・インタフェースを含む装置全体は、高い電流密度作動を可能にするために低い熱抵抗に対して設計されている。 - 特許庁 - To provide an oxide film formation method for a semiconductor element capable of reducing the density of interface trap charge and oxide trap charge.
本発明は、インタフェーストラップチャージ及びオキサイドトラップチャージの密度を減らすことが可能な半導体素子の酸化膜形成方法を提供する。 - 特許庁 - To readily and in approximation compute interface state density on the interface of an SOI(silicon-on-insulator) thin-film and an insulating layer, in an SOI substrate, even when impurity concentration in the SOI thin-film cannot be obtained accurately.
ＳＯＩ薄膜中の不純物濃度が正確に求められない場合にも、ＳＯＩ基板のＳＯＩ薄膜と絶縁層との界面における界面準位密度を簡便にかつ近似的に算出する。 - 特許庁 - Since this treatment allows the interface state density at the interface between the silicon carbide layer 12 and the gate insulating film to be lowered, the electron mobility in an off-cut direction A is higher than that in a vertical direction to the off-cut direction A.
これにより、炭化珪素層１２とゲート絶縁膜の界面において界面準位密度が低下するため、オフカット方向Ａに垂直な方向よりもオフカット方向Ａのほうが電子移動度が高くなる。 - 特許庁 - An interface state density caused by dangling bonds is a little on the interface between the silicon carbide epitaxial layer 3 and the gate insulating films 5a and 5b, so that the silicon carbide semiconductor apparatus 1 can be improved in a driving force.
また、炭化珪素エピタキシャル層３とゲート絶縁膜５ａ，５ｂの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置１の駆動力を向上させることができる。 - 特許庁 - To provide a semiconductor device manufacturing method which can efficiently reduce interface state density at an interface between a substrate and a gate insulation film while inhibiting characteristic deterioration in a constituent material of the semiconductor device.
半導体装置の構成材料の特性劣化を抑制しつつ、基板とゲート絶縁膜との界面の界面準位密度を効率的に低減することが可能な半導体装置の製造方法を提供する。 - 特許庁 - This battery 1 is equipped, between the positive electrode layer 13 and the SE layer 15, with a buffer layer 16 for buffering deviation of lithium ions in the vicinity of the interface of these both layers, and the density of the positive electrode layer 13 is 70 to 90% of the theoretical density.
この電池1は、正極層13とSE層15との間に、これら両層の界面近傍におけるリチウムイオンの偏りを緩衝する緩衝層16を備え、正極層13の密度が、理論密度の70〜90％である。 - 特許庁 - To provide a simple method by which a semiconductor light emitting element for which the interface state density at its end face can be suppressed stably over a long period.
端面での界面準位密度を長期間にわたって安定に抑制することができる半導体発光素子を簡便な方法で製造すること。 - 特許庁 - To provide a magnetic recording medium wherein noise generated by a head media interface is improved and ≥3 G bite/inch^2 recording density can be attained.
ヘッドメディアインターフェースに関わり発生するノイズを改善し、３ギガバイト／インチ^２以上の記録密度を達成できる磁気記録媒体を提供すること。 - 特許庁 - A 1st gate insulating film (thick gate insulating film) of an n-channel MOS transistor for high dielectric strength has a nitride density peak on an interface formed with a semiconductor substrate.
高耐圧用のｎチャネル型ＭＯＳトランジスタの第１のゲート絶縁膜（厚いゲート絶縁膜）は、半導体基板との界面に窒素濃度ピークを有する。 - 特許庁 - For the operation at a high current density, the entire device comprising an interface with the LED lower part mount is so designed as to lower a thermal resistance.
高い電流密度での動作を可能とするために、ＬＥＤ下部マウントとのインターフェースを含むデバイス全体を、熱抵抗が低くなるように設計する。 - 特許庁 - To form MIS structure where interface level density has been reduced by a method suited for mass production in an insulated gate compound semiconductor device.
絶縁ゲート型化合物半導体装置に関し、量産に適した方法によって界面準位密度の低減したＭＩＳ構造を形成する。 - 特許庁 - To provide a non-single crystal germanium thin film transistor including a gate insulating film which can reduce interface level density between an active layer and a gate insulating film.
活性層とゲート絶縁膜との界面準位密度を低減し得るゲート絶縁膜を有する非単結晶ゲルマニウム薄膜トランジスタを提供する。 - 特許庁 - The surface density of dangling bonds at the interface between the semiconductor layer 3 and the first tunnel insulating layer T1 is 3×10^14/cm^2 or less.
半導体層３と第１トンネル絶縁層Ｔ１との間の界面におけるダングリングボンドの面密度が３×１０^１４／ｃｍ^２以下である。 - 特許庁 - A nitrogen implantation region 13 is formed by additionally implanting nitrogen near an interface with a P type well layer 12 formed into the low-density N type epitaxial layer 11, so that the density distribution of an N type impurity is made uniform.
低濃度Ｎ型エピ層１１内に形成されるＰ型ウエル層１２との界面近傍に窒素を追加で打ち込んで窒素注入領域１３を形成しているので、Ｎ型不純物の濃度分布が均一化される。 - 特許庁 - The composite material for the electric/electronic component, wherein the resin film is formed at least on a part of the metal substrate, has a laminated structure of an interface region, existing in the interface between the resin film and the metal substrate, and a high density layer, and the thickness of the interface region is controlled to be >0 nm and ≤80 nm.
金属基材上少なくとも一部に樹脂皮膜を形成した材料であって、前記樹脂皮膜が前記金属基材との界面に存在する界面領域と高密度層との積層構造であり、該界面領域の厚さが０ｎｍを超え８０ｎｍ以下に制御された電気電子部品用複合材料。 - 特許庁 - A resin layer having a high glass fiber density and low coefficient of thermal expansion is formed in a part near the periphery of the insulating cylinder 2, and thereby exfoliation of the interface is precluded.
絶縁円筒２の外周に近い部分にガラス繊維の密度が高くて熱による膨張率の低い樹脂層を形成することで、界面の剥離を防ぐ。 - 特許庁 - The image processor includes a user interface 13a, allowing a density adjustment value of the monochromatic image to be input thereto at least for a part of each of a plurality of preset hues.
また、予め設定された複数の色相毎の少なくとも一部について、モノクロ画像における濃度調整値を入力可能なユーザインターフェース１３ａを有する。 - 特許庁 - The photovoltaic device is characterized in that the oxygen atom condensation level or/and the carbon atom density level attains a peak near the p/n interface between two or more unit elements and shows a maximum value there.
複数の単位素子間のｐ／ｎ界面近傍に、酸素原子濃度または／及び炭素原子濃度が極大値となるピークを持つことを特徴とする。 - 特許庁 - To secure wettability of the surface of an interlayer insulating film without increasing electron density at the interface between the interlayer insulating film and an ITO film to prevent side etching of an ITO.
層間絶縁膜とＩＴＯ膜との界面において電子密度を増加させることなく、層間絶縁膜表面のぬれ性を確保し、ＩＴＯのサイドエッチングを防ぐ。 - 特許庁 - By comparing this ideal C-V characteristic and an actual measurement result of the C-V characteristic of a MIS capacitor to be evaluated, the interface level density, etc., can be efficiently evaluated.
この理想Ｃ−Ｖ特性と、評価すべきＭＩＳキャパシタのＣ−Ｖ特性の実測結果とを比較して、効率よく界面準密度等を評価することができる。 - 特許庁 - Accordingly, mobility of a carrier can be improved by reducing interface state density, and the characteristic of the semiconductor device can be sufficiently improved.
したがって、界面準位の密度を減少することによりキャリアの移動度を向上することができ、半導体装置の特性を十分に向上することができる。 - 特許庁 - To provide a high output density DMFC (direct methanol fuel cell) with reduced electrode resistance on a cathode in interface contact with a hydrocarbon film by easing drying-out of the cathode.
カソードのドライアウトを緩和して、炭化水素膜と界面接触するカソードでの電極抵抗を下げた高出力密度ＤＭＦＣ（直接メタノール燃料電池）を提供する。 - 特許庁 - In this way, the program/deletion characteristics are improved, the density of an interface trap is reduced, the threshold value voltage shift is improved, and thus the electrical characteristics of the device are improved.
かくしてプログラム／消去特性が改善され、インターフェーストラップの密度が減少し、しきい値電圧シフトが改善され、素子の電気的特性が改善される。 - 特許庁 - Alternatively, the uneveness of the gate pattern density is reduced by arranging an interface transistor or an electrode of capacitance for an analog circuit in place of the dummy gate 12a.
あるいはダミーゲート１２ａの代わりにインターフェーストランジスタ、あるいはアナログ回路用容量の電極を配置することにより、ゲートパターン密度の偏りを小さくする。 - 特許庁 - When a device simulation is carried out taking into consideration and interface quantization, as an interface carrier density is computed, the Fermi level and the gate current can be computed, and even if a thickness of a gate insulating film of a MOSFET is reduced, a thickness of the gate insulating film can be computed with good accuracy.
界面量子化を考慮に入れてデバイス・シミュレーションを行う際、界面キャリア密度を計算するため、フェルミレベルとゲート電流を計算でき、MOSFETのゲート絶縁膜が薄くなっても、ゲート絶縁膜厚を精度よく計算できる。 - 特許庁 - To reduce interface level density on an interface between a silicon substrate and a gate insulating film, and to improve the mobility of a carrier on the gate insulating film in a field effect transistor provided with the gate insulating film, consisting of a high dielectric film containing hafnium.
ハフニウムを含む高誘電体膜からなるゲート絶縁膜を備えた電界効果トランジスタにおいて、シリコン基板とゲート絶縁膜との界面における界面準位密度を低減し、ゲート絶縁膜におけるキャリアの移動度を高めることにある。 - 特許庁 - Although a high-density defect is introduced into an SiGe epitaxial film 11 from an interface to the Si substrate 10, heat treatment is performed at 700 or 1,200°C to change a through dislocation 12 into a loop dislocation defect 12' near an Si substrate interface.
ＳｉＧｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥が導入されるが、７００乃至１２００℃の熱処理を施して貫通転位１２をＳｉ基板界面近傍のループ転位状欠陥１２´に変化させる。 - 特許庁 - Thus, constituent atoms constituting the carrier injection layer can be prevented from separating off the surface of the carrier injection layer and the density of interface state of an interface between the carrier injection layer and the surface protective film can be reduced.
このことによって、キャリア注入層の表面からキャリア注入層を構成する構成原子が脱離すること及び酸化や汚染に起因する、キャリア注入層と表面保護膜との界面に形成される界面準位の密度を低減できる。 - 特許庁 - To suppress the degradation of the withstand voltage and reliability of a gate insulating film resulting from C (carbon) in a SiC substrate and an increase of a charge amount in the gate insulating film, and to suppress an increase of interface level density on an interface between the gate insulating film and the SiC substrate.
ＳｉＣ基板中のＣ（炭素）に起因するゲート絶縁膜の絶縁耐圧や信頼性の低下、及びゲート絶縁膜中の電荷量の増大を抑制し、更に、ゲート絶縁膜／ＳｉＣ基板界面における界面準位密度の増大を抑制する。 - 特許庁 - To provide a semiconductor device which has oxide on a surface of a group III nitride-based compound semiconductor, the interface level density of an interface between the group III nitride-based compound semiconductor and oxide being made small and the mobility being made high.
III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置であって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供すること。 - 特許庁 - To provide a method of manufacturing a silicon carbide semiconductor element that can reduce interface level density by improving the quality of the interface between silicon carbide and an insulating film formed on the silicon carbide and the quality of the insulating film, and to provide a method of manufacturing an electronic device.
炭化珪素とその上に形成される絶縁膜との界面の品質及び当該絶縁膜の品質を改善して界面準位密度を低減することができる炭化珪素半導体素子の製造方法及び電子デバイスの製造方法を提供する。 - 特許庁 - To provide a thin film transistor manufacturing method which extremely lowers a density of a first metal inducing crystallization to an interface of an amorphous silicon layer, and uniformly and stably controls the density of the first metal and a thickness of a metal catalyst layer.
本発明は、非晶質シリコーン層の界面に結晶化を誘導する第１金属の濃度を非常に低くでき、第１金属の濃度及び金属触媒層の厚さについて、均一で安定的な制御が可能な薄膜トランジスタ製造方法を提供する。 - 特許庁 - To provide a method that dispenses with a large-scale apparatus and a number of processes, such as a photolithography process, and can accurately and easily measure the electric characteristics of an SOI wafer, such as electron mobility, interface level density, hole mobility, and BOX layer charge density.
フォトリソグラフィ工程のような大掛かりな装置と多数の工程を必要せず、電子移動度や界面準位密度、正孔移動度、ＢＯＸ層電荷密度などのようなＳＯＩウエーハの電気特性を正確かつ簡便に測定する方法を提供する。 - 特許庁 - The bearing metal layers 15, 16 have metal density of 85% or more, and metallically unadhered interface does not exist inside of the bearing metal layers 15, 16.
このようにして形成された軸受合金層１５，１６は、合金密度が８５％以上であり、軸受合金層１５，１６の内部には金属的に未接着な界面が存在していない。 - 特許庁 - To provide a semiconductor device suppressed with the decline in the impurity density of a diffusion region due to various heat treatments near the interface between an element isolation region and an element formation region.
素子分離領域と素子形成領域の界面近傍において、各種熱処理による拡散領域の不純物濃度の低下を抑制する半導体装置を提供する。 - 特許庁 - Impurity density setting regions in both of the N-type clad layer 4 and the P-type clad layer 2 are set to be the regions having a width of 3 μm or less from the interface between a P-type active layer 3 and the N-type clad layer 4/the P-type clad layer 2.
また、不純物密度の設定領域を、Ｎ型クラッド層４、Ｐ型クラッド層２共にＰ型活性層３との界面から３μｍ以内の幅の領域とする。 - 特許庁 - The pn junction is formed on the interface between a low-density n-type impurity layer 3 and a p-type diffusion region 5 nearby the top main surface of an n-type semiconductor substrate 2 of the semiconductor device 1.
半導体装置１のｎ型半導体基板２の上主面近傍で、低濃度ｎ型不純物層３とｐ型拡散領域５との界面でｐｎ接合が形成されている。 - 特許庁 - To obtain an nitride semiconductor thin film which satisfies sufficiently low dislocation density, homogeneity over a wide surface area, manufacturing process convenience, and economy, and which also has high resistance in the vicinity of a substrate interface.
十分に低い転位密度、広い面積にわたっての均質性、作製プロセスの簡便さ、経済性を満足し、基板界面付近が高抵抗の窒化物半導体薄膜を得る。 - 特許庁 - At the same time, the electronic supply layer is formed to have a composition rich in Al in the vicinity of the hetero interface, whereby the high sheet carrier density and the high electronic mobility are obtained.
同時に、電子供給層が、ヘテロ界面近傍においてＡｌリッチな組成を有するように形成されることによって、高いシートキャリア濃度と高い電子移動度とが実現されてなる。 - 特許庁 - Since the injected holes attract electrons of same amount to the heterojunction interface, the density of the secondary electron gas in a channel region is increased, and thus the on-resistance of the switching element 10 is reduced.
注入されたホールは、ヘテロ接合界面に同量の電子を引き寄せるので、チャネル領域として２次元電子ガスの濃度が高くなり、スイッチ素子１０のオン抵抗は小さくなる。 - 特許庁 - First, a molten pool M is formed by irradiating an auxiliary laser pulse LP1 having relatively low peak output and energy density to an interface between two members 1 and 2 to be welded.
まず、溶接対象となる２つの部材１，２の接合部分に、比較的低いピーク出力及びエネルギー密度を持つ予備レーザパルスＬＰ１を照射して溶融池Ｍを形成する。 - 特許庁 - To prevent generation of plasma damage in a gate recess region and reduce interface level density, regarding a recess oxidation type field effect compound semiconductor device and a method of manufacturing the device.
リセス酸化型電界効果型化合物半導体装置及びその製造方法に関し、ゲートリセス領域におけるプラズマダメージの発生を防止し、界面準位密度を低減する。 - 特許庁 - However, the zirconium oxynitride silicon gate dielectric may be designed so as to have advantages in the silicon dioxide, such as high insulation breakdown characteristics, a low interface state density and high stability.
しかし、オキシ窒化ジルコニウム・シリコン・ゲート誘電体は、二酸化シリコンの利点、例えば高い絶縁降伏特性、低い界面状態密度及び高い安定性を持つように設計することも出来る。 - 特許庁 - Thus, the Ge density of the oxide film interface of the polycrystal silicon-germanium film becomes uniform to reduce lattice distortion and film stress and the reliability of the gate electrode is improved.
このようにすると、多結晶シリコンゲルマニウム膜の酸化膜界面のＧｅ濃度が均一になり結晶粒内の格子ひずみと膜ストレスが減少し、ゲート電極の信頼性が向上する。 - 特許庁 - To prevent corrosion of an Al wiring electrode by suppressing the increase of charge density at an interface between a substrate and a protective film in a semiconductor device where a silicon nitride film including hydrogen is laminated and formed.
水素を含む窒化シリコン膜とが積層形成された半導体装置における基板と保護膜との界面の電荷密度の増大を抑え、Ａｌ配線電極の腐蝕を防止する。 - 特許庁 - To improve both interface level density of a semiconductor board and an initial value of various characteristics caused thereby, and stability with time, by terminating dangling bond of a crystal interface of semiconductor board effectively by deuterium.
半導体基板の結晶界面のダングリングボンドを重水素で効率よく終端することによって、半導体基板の界面準位密度とそれに起因する諸特性の初期値ならびに経時安定性の両方が改善する半導体装置及びその製造方法を提供する。 - 特許庁 - A MOS interface of low interface state density is formed through an oxygen radical treatment, and an insulating film is consecutively formed through the deposition of SiO in an oxygen radical atmosphere, causing less damage in a series of processes, and the above processes are applied to a substrate of large area by the use of a substrate scanning-type device.
酸素ラジカル処理により低界面順位密度のＭＯＳ界面を形成し、更に低ダメージなＳｉＯ蒸着による絶縁膜形成を酸素ラジカル雰囲気中で連続しておこなう一連のプロセスを、基板走査型の装置により大面積基板に適用可能ならしめる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
