「diffusion transistor」を含む例文一覧(555)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 12- In crystallizing the amorphous silicon layer by utilizing a SGS method, through the selective irradiation of the laser beam, uniform low concentration diffusion control of the metal catalyst is enabled, and the size of the crystal grain and the position and direction where the crystal grows is regulated to improve the element characteristics, consequently the method for manufacturing the thin film transistor in which a uniform value is obtained is provided.
ＳＧＳ法を利用して非晶質シリコーン層を結晶化することにおいて、レーザービームの選択的な照射を介して金属触媒の均一な低濃度拡散制御を可能なようにして、結晶粒の大きさ及び結晶が成長する位置、方向を調節して素子特性を向上させて、均一な値を得ることができる薄膜トランジスタの製造方法を提供する利点がある。 - 特許庁 - By the manufacturing method, the amount of the metal catalyst contributing to crystallization is adjusted using the filtering oxide film that makes the diffusion of the metal catalyst difficult, so that the crystal grains in the polycrystalline silicon layer become larger in size due to the adjusted metal catalyst, the amount of the metal catalyst remaining in the polycrystalline silicon layer is minimized, and thus the thin film transistor having superior characteristics is provided.
金属触媒の拡散が困難なフィルターリング酸化膜を用いて結晶化に寄与する金属触媒の量を調節し、調節された金属触媒によって多結晶シリコン層の結晶粒の大きさを大きく形成し、多結晶シリコン層に残留する金属触媒の量を最小化して特性が優れた薄膜膜トランジスタを製造できる効果がある。 - 特許庁 - This manufacturing method contains a step in which the impurities are selectively introduced at a first concentration, into a region for nonvolatile memory cells 20R and a region for the electrostatic discharge damage countermeasure transistors 10R in the semiconductor substrate 1, and thereby the tunnel diffusion layer 24 is formed; and at the same time, a source region 11 and a drain region 12 of the electrostatic discharge damage action transistor are formed.
この製造方法は、半導体基板１において不揮発性メモリセル用領域２０Ｒおよび静電破壊対策トランジスタ用領域１０Ｒに第１濃度で不純物を選択的に導入することによって、トンネル拡散層２４を形成し、同時に静電破壊対策トランジスタのソース領域１１およびドレイン領域１２を形成する工程を含む。 - 特許庁 - The semiconductor device includes: an MOS transistor whose drain region is an impurity diffusion region formed in the first region of the SOI substrate with an active layer insulated and separated from a support substrate by a buried oxide film and separated into a plurality of regions including the first and the second regions by a field oxide film having a thickness reaching the buried oxide film; and a first wiring layer.
半導体装置は、埋め込み酸化膜によって支持基板から絶縁分離されるとともに、埋め込み酸化膜にまで達する厚さを有するフィールド酸化膜によって、第１および第２の領域を含む複数の領域に分離された活性層を有するＳＯＩ基板の、第１の領域に形成された不純物拡散領域をドレイン領域とするＭＯＳトランジスタと、第１の配線層とを有する。 - 特許庁 - To carry out a desired circuit connection in a subsequent wiring forming step and enhance a yield of a semiconductor product in such a manner that, even when a finished dimension of a wiring layer or a diffusion layer fluctuates because of exposure variations and etching variations in a production process, a characteristic fluctuation of a transistor because of its fluctuation is corrected or a decrease in an operating allowance of an internal circuit is prevented.
製造プロセスでの露光ばらつき、エッチングばらつきによって配線層あるいは拡散層の仕上がり寸法が変動した場合でも、その変動によるトランジスタの特性変動を補正する、あるいは内部回路の動作余裕の減少を防止するように、以後の配線形成工程で所望の回路接続を行うことができ、半導体製品の歩留まりを向上させることができる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
