「distributed multiprocessor」を含む例文一覧(37)
- SHIFT COMMUNICATION METHOD FOR DISTRIBUTED MEMORY TYPE MULTIPROCESSOR SYSTEM, AND DISTRIBUTED MEMORY TYPE MULTIPROCESSOR SYSTEM
分散メモリ型マルチプロセッサシステムのシフト通信方法および分散メモリ型マルチプロセッサシステム - 特許庁 - PROGRAM PREPARATION SYSTEM FOR DISTRIBUTED MEMORY TYPE MULTIPROCESSOR
分散メモリ型マルチプロセッサ向けプログラム作成システム - 特許庁 - SIGNAL DISTRIBUTING DEVICE TO LOAD DISTRIBUTED MULTIPROCESSOR
負荷分散型マルチプロセッサに対する信号振分装置 - 特許庁 - DISTRIBUTED PROCESSING METHOD, OPERATING SYSTEM, AND MULTIPROCESSOR SYSTEM
分散処理方法、オペレーティングシステムおよびマルチプロセッサシステム - 特許庁 - DISTRIBUTED SHARED MEMORY MULTIPROCESSOR AND DATA PROCESSING METHOD
分散共有メモリ型マルチプロセッサ及びデータ処理方法 - 特許庁 - DISTRIBUTED SHARED MEMORY TYPE MULTIPROCESSOR SYSTEM AND LOAD DISTRIBUTION METHOD IN MULTIPROCESSOR SYSTEM
分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 - 特許庁 - DISTRIBUTED PROCESSING TYPE MULTIPROCESSOR SYSTEM, CONTROL METHOD, MULTIPROCESSOR INTERRUPTION CONTROLLER, AND PROGRAM
分散処理型マルチプロセッサシステム、制御方法、マルチプロセッサ割り込み制御装置及びプログラム - 特許庁 - DISTRIBUTED SHARED MEMORY TYPE MULTIPROCESSOR SYSTEM AND PLANE DEGRADATION METHOD
分散共有メモリ型マルチプロセッサシステム及びプレーンデグレード方法 - 特許庁 - SYSTEM AND METHOD FOR MEMORY MIGRATION IN DISTRIBUTED MEMORY MULTIPROCESSOR SYSTEM
分散メモリマルチプロセッサシステムにおけるメモリ移行のための装置及び方法 - 特許庁 - SYSTEM AND METHOD FOR MEMORY MIGRATION IN DISTRIBUTED MEMORY MULTIPROCESSOR SYSTEM
分散メモリマルチプロセッサシステムにおけるメモリ移行のためのシステムおよび方法 - 特許庁 - DISTRIBUTED MEMORY TYPE MULTIPROCESSOR SYSTEM, MASKED REVERSE SHIFT COMMUNICATION METHOD AND PROGRAM
分散メモリ型マルチプロセッサシステム、マスク付き逆シフト通信方法及びプログラム - 特許庁 - The distributed kernel thus allows the entire distributed memory of a distributed memory multiprocessor to be managed as a single cache.
分散核（カーネル）はそのように、ある分散メモリ多重プロセッサの全分散メモリを単一キャッシュのように管理することを可能にする。 - コンピューター用語辞典 - To provide a system for memory migration in a distributed memory multiprocessor system.
分散メモリマルチプロセッサシステムにおけるメモリ移行のためのシステムを提供すること。 - 特許庁 - This distributed shared memory type multiprocessor system is provided with a plurality of nodes.
本発明による分散共有メモリ型マルチプロセッサシステムは、複数のノードを具備する。 - 特許庁 - Garbage collection operations are distributed across a plurality of the processors in the heterogeneous multiprocessor system.
異機種マルチプロセッサ内の複数のプロセッサにわたってガーベッジコレクションが分散される。 - 特許庁 - SYSTEM AND DEVICE FOR PERFORMING CONSISTENCY MANAGEMENT IN DISTRIBUTED TYPE MULTIPROCESSOR SYSTEM
分散型のマルチプロセッサシステム内において一貫性管理を行う方法、システムおよび装置 - 特許庁 - To realize efficient distributed processing of processor tasks between multiprocessor systems on a network.
ネットワーク上のマルチプロセッサシステム間でプロセッサタスクの効率的な分散処理を実現する。 - 特許庁 - APPARATUS FOR INCREASING MULTI-DIMENSIONAL SHIFT COMMUNICATION SPEED OF DISTRIBUTED MEMORY TYPE MULTIPROCESSOR SYSTEM, METHOD THEREFOR AND PROGRAM THEREFOR
分散メモリ型マルチプロセッサシステムの多次元シフト通信高速化装置、その方法及びそのプログラム - 特許庁 - To provide a signal distributing device to a load distributed multiprocessor, capable of preventing bottle neck in processing a signal.
信号処理のボトルネックを防止できる負荷分散型マルチプロセッサに対する信号振分装置を提供する。 - 特許庁 - To provide a distributed shared memory type multiprocessor system for performing load distribution without making it necessary to reboot the system.
システムのリブートを必要せずに負荷分散が行える分散共有メモリ型マルチプロセッサシステムを提供することにある。 - 特許庁 - To more flexibly operate a multiprocessor system in various memory configurations even with a cell, which does not have an address resolution mechanism, with that cell as a component in a distributed shared memory type multiprocessor system.
分散共有メモリ型のマルチプロセッサシステムにおいて、アドレス解決機構を有しないセルであってもそのセルを構成要素として種々のメモリ構成により柔軟にマルチプロセッサシステムを運用する。 - 特許庁 - A hetero-multiprocessor system provided with a secure processor 24 and an ordinary processor 22 is constructed, and a secure task and a non- secure task are distributed to the respective processors.
セキュアプロセッサ２４と通常プロセッサ２２を含むヘテロなマルチプロセッサシステムを構築し、セキュアタスクと非セキュアタスクを各プロセッサへ振り分ける。 - 特許庁 - To provide a distributed memory type multiprocessor system capable of accelerating the execution speed of parallel loops and reducing a used memory amount.
並列ループの実行速度を高速化できると共に、使用メモリ量を削減することができる分散メモリ型マルチプロセッサシステムを提供する。 - 特許庁 - A method and apparatus for moving and distributing processor tasks on a plurality of multiprocessor systems distributed through a network are provided.
ネットワークを介して分散された複数のマルチプロセッサシステム上で、プロセッサタスクを移動し分散させる目的とする方法および装置を提供する。 - 特許庁 - To provide an efficient interruption distributed processing system without impairing a real time property necessary for a built-in system, in a bus shared type multiprocessor system.
バス共有型マルチプロセッサシステムにおいて、組込みシステムに必要なリアルタイム性を損なわず、効率的な割り込み分散処理システムを提供する。 - 特許庁 - To provide a mechanism which can be used for mounting a main memory of a distributed shared memory (DSM) multiprocessor and through which memory can be easily upgraded or replaced.
本発明は、分散共用メモリ（ＤＳＭ）マルチプロセッサの主メモリを実装するのに用いることができ、メモリを容易に更新または交換できるような機構を提供する。 - 特許庁 - The distributed memory multiprocessor system includes a plurality of cells communicatively coupled to each other and collectively including a plurality of processors, caches, main memories and cell controllers.
分散メモリマルチプロセッサシステムが、複数のセルが互いに通信可能に結合され、該複数のセルは全体として複数のプロセッサとキャッシュとメインメモリとセルコントローラとを含む。 - 特許庁 - To efficiently equalize dynamic workloads with a small overhead when a program having unequal workloads to data is executed, in a distributed memory type multiprocessor system.
分散メモリ型マルチプロセッサシステムにおいて、データに対する作業負荷が不均等であるようなプログラムを実行する際に動的な作業負荷の均等化を少ないオーバヘッドにより効率的に行う。 - 特許庁 - To provide a multiprocessor system for enabling parallel processing in consideration of fixing or non-fixing of a unit processor of a task while using resources of a program such as an OS of a conventional function-distributed processor.
従来の機能分散型プロセッサのＯＳ等プログラムの資産を流用しながらタスクの単位プロセッサの固定、非固定をも考慮した並列処理が可能なマルチプロセッサシステムを提供する。 - 特許庁 - To efficiently perform load distribution for interrupt processing, while taking advantage of features of low power consumption characteristics, in a distributed processing type low power consumption characteristic multiprocessor system in which the power consumption is optimized.
消費電力が最適化された分散処理型の低消費電力性マルチプロセッサシステムにおいて、低消費電力性の特徴を活かしつつ、割り込み処理の負荷分散を効率的に行う事を目的とする。 - 特許庁 - To provide a multiprocessor system for distributed processing, by which the difference of processors can be absorbed and the communication velocity is accelerated as well by directly connecting PCI buses with each other with no dependency on machine type respectively provided on two mother boards.
２つのマザーボードがそれぞれ備える機種依存性のないＰＣＩバスどうしをダイレクトに接続できるようにしたので、プロセッサの違いも吸収でき、且つ、通信速度も高速化する分散処理用のマルチプロセッサシステムの構築する。 - 特許庁 - An asymmetric multiprocessor system includes a plurality of processors, wherein at least a first processor and a second processor are asymmetric, and a plurality of unit jobs of predictable workloads are distributed among the plurality of processors in each unit job.
非対称マルチプロセッサシステムは、複数のプロセッサを含んでおり、少なくとも第１のプロセッサと第２のプロセッサとが非対称であり、仕事量の予測可能な複数の単位ジョブを単位ジョブ毎に複数のプロセッサに振り分けて行わせる。 - 特許庁 - A program used for PE#0 can refer and change data in a common memory of PE#1, for example, in the MPMD programming based on the distributed common memory type multiprocessor system, but address of those data (position in a memory space) is different at each PE.
分散共有メモリ型マルチプロセッサ方式を前提とするＭＰＭＤプログラミングでは、たとえばＰＥ＃０用のプログラムがＰＥ＃１の共有メモリ上のデータを参照・変更することがあるが、当該データのアドレス（メモリ空間上での位置）はＰＥごとに異なっている。 - 特許庁 - A high memory capacity dual in-line memory module (DIMM) for use in a directory-based, distributed shared memory multiprocessor computer system includes a data memory for storing data and a state memory for storing state or directory information corresponding to at least a portion of the data.
ディレクトリに基づく分散共用メモリ・マルチプロセッサ・コンピュータ・システムにおいて使用するための大記憶容量デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）は、データを記憶するためのデータ・メモリと、データの少くとも一部に対応する状態またはディレクトリ情報を記憶するための状態メモリとを含む。 - 特許庁 - This signal distributing device to the load distributed multiprocessor includes a plurality of processors performing the processing to a control signal, and distribution parts prepared for every distribution unit, mounted in at least one processor, receives the control signal, and distributing the control signal to the processor which performs processing to the received control signal.
本発明に係る負荷分散型マルチプロセッサに対する信号振分装置は、制御信号に対する処理を行う複数のプロセッサと、振分単位毎に用意され、少なくとも１つのプロセッサに設けられ、制御信号を受信し、受信した制御信号に対する処理を行うべきプロセッサに振り分ける振分部とを含む。 - 特許庁 - To provide a language processing system creating load modules of a realistically feasible program (namely, addresses of all symbols in the program are solved) in order to use a memory effectively by operating the program at the basis of MPMD programming instead of SPMD programming in a computer system adopting a distributed common memory type multiprocessor system.
分散共有メモリ型マルチプロセッサ方式を採用する計算機システムにおいて、ＳＰＭＤでなくＭＰＭＤプログラミングにもとづくプログラムを動作させることでメモリの有効利用をはかるべく、現実に実行可能な（すなわち、プログラム中の全シンボルのアドレスが解決された）当該プログラムのロードモジュールを生成するための言語処理系を提供すること。 - 特許庁 - The multiprocessor system is provided with plural cell processors 20 for managing at least one of plural objects distributed in a predetermined virtual space and generating position data, to indicate a position of the object in the virtual space, and a BCMC 10 which can acquire the object position data from all of the cell processors 20 and broadcasts each acquired position data to all of the cell processors 20.
所定の仮想空間内に分布する複数のオブジェクトの少なくとも一つを管理して、当該オブジェクトについて、仮想空間内における位置を表す位置データを生成する複数のセルプロセッサ２０と、すべてのセルプロセッサからオブジェクトの位置データを取得可能であり、取得した位置データを一つずつすべてのセルプロセッサにブロードキャストするＢＣＭＣ１０と、を備えたマルチプロセッサシステムである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
