「do bits」を含む例文一覧(38)

  • Like how do those little bits
    例えば いかにほんの小さな - 映画・海外ドラマ英語字幕翻訳辞書
  • Specifically, the tester has the parallel DI interface 7 of several tens bits and the parallel DO interface 8 of several tens bits.
    すなわち、数十ビットのパラレルＤＩインタフェース７を持つ。 - 特許庁
  • "Of course you do find spicy bits in Paris.
    「もちろんパリに行けばどうしたってきわどいものに出くわすさ。 - James Joyce『小さな雲』
  • Do not honor set-user-ID and set-group-ID bits when executing programs from this file system.
    このファイルシステムのプログラムを実行するときに、set-user-ID ビットと set-group-ID ビットを無視する。 - JM
  • When at least two among the high-order three bits take the value 8, the highest-order bit is set to 1 and the low-order three bits are constituted by the high-order three bits which do not take the value 8.
    前記上位３ビットの少なくとも二つが８の値をとる時、最上位ビットを１とし、下位３ビットを８の値をとらない前記上位３ビットで構成する。 - 特許庁
  • When at least one among the high-order three bits takes a value 8, the highest-order bit is made 1, and the low-order six bits are constituted by the low-order three bits which do not take the value 8.
    前記上位３ビットの少なくとも一つが８の値をとる時、最上位ビットを１とし、下位６ビットを８の値をとらない前記上位３ビットで構成する。 - 特許庁
  • Thus, the individual conversion portions (A/D2) and (A/D3) do not require an especially large number of bits.
    これにより個々の変換部（Ａ／Ｄ２）／（Ａ／Ｄ３）は特に多くのビット数を要しない。 - 特許庁
  • The data verification method does not verify the remaining bits of the memory cell of which the part of the bits do not coincide with the external data.
    データ検証方法は、一部ビットと外部データとが互いに一致しないメモリセルに対して、残りのビットを検証する段階を行わない。 - 特許庁
  • do not specify individual bits.
    は、flagsに指定できる他の値と違い、個々のビットを指定するものではなく、これらの値はflagsの下位 2 ビットを定義する。 - JM
  • Several bits among the address which do not need conversion from virtual into real can be immediately decoded.
    仮想から実への変換を必要としないアドレス中のいくつかのビットは、直ちにデコードすることができる。 - 特許庁
  • Then, the code bits of the adjacent tracks are settable only at the '0' or the 'non-mark' and, therefore, even if a light beam reads out these bits, the crosstalks of the reading out signals do not occur.
    したがって、隣接トラックの符号ビットを「０」又は「非マーク」のみにできるため、たとえ光ビームがこれを読み出しても、読み出し信号のクロストークが発生しない。 - 特許庁
  • In the case that an effective bit length of the first shift data is 32 or more bits, upper 32 bits are outputted as the first divided output data DO from a register 106.
    この第１のシフトデータの有効ビット長が３２ビット以上の場合、上位３２ビットがレジスタ１０６から最初の分割出力データＤＯとして出力される。 - 特許庁
  • Some BITs are explicit in this regard using language such as “in accordance with customary international law,” but other BITs do not provide any relationship with customary international law.
    条文の文言としては、「慣習国際法に従って（inaccordance with customary internationallaw）」と明示的に規定するものもあれば、慣習国際法との関係を何も規定しないものもある。 - 経済産業省
  • Since the optional bits of the groups 2-8 are inserted between the 1st bit '1' and the 10-th bit '1', the number of consecutive '0s' is 8 at most and 9 consecutive '0' bits or over do not appear in the 70 bits of the groups other than the group 1.
    これによりgroup2〜8までの各々の任意ビットは１ビット目と１０ビット目の「１」に挟まれているため、「０」が連続したとして最大で８個であり、group1以外の７０ビットでは「０」が９個以上連続して出現することはない。 - 特許庁
  • Since the argument has a smaller number of bits that of the transparency in 8-bits, the capacity of the argument memory area 28B will do with a half of that with the case of writing the transparency.
    この引数は、８ビットの透明度よりもビット数が少ないため、引数メモリ領域２８Ｂは、透明度をそのまま書き込む場合に比べてメモリ容量が２分の１で済む。 - 特許庁
  • Packing conversion wherein elimination is performed except the picture element effective bits I and mutual picture elements of the picture element effective bits I are subjected to packing is performed to picture elements of the intermediate line data, and output line data DO are produced (Fig. 1 (c)).
    その中間ラインデータの画素に対して、画素有効ビットＩ以外を削除し、画素有効ビットＩの画素同士をパッキングするパッキング変換を施し出力ラインデータＤＯを生成する（図１（ｃ））。 - 特許庁
  • In this way he got many rotten twigs and bits of green moss that were undesirable, but it was the best he could do.
    この方法では、要りもしない腐った小枝や青々とした苔も集めてしまうが、それが男にできる最善のことだった。 - Jack London『火を起こす』
  • The global bit line is driven such that consecutive reads of bits having the same value read over the global bit line do not result in transition between states of the global bit line.
    グローバルビット線上で同じ値を連続して読み取る場合に、グローバルビット線の状態を遷移させないように、グローバルビット線が駆動される。 - 特許庁
  • At this time, a parity circuit 5 adds redundant bits which do not become all zero or all ones even if a default value or an arbitrary value is written in the register circuit 1.
    このとき、パリティ回路５は、レジスタ回路１のデフォルト値、もしくは任意の値が書き込まれても、オール０もしくはオール１にならない冗長ビットを付加する。 - 特許庁
  • Since the driver bits 14 do not interfere with both face holding bands 12, 13, and the support piece 17 does not easily bend, screwing work can be agilely carried out.
    ドライバビット１４が両面保持帯１２，１３に干渉しないことと、支持片１７が容易に曲がり変形することとにより、ねじ込み作業を軽快に行える。 - 特許庁
  • In a DRAM 1, a selector 34 selects data of one bit out of data of four bits read out from a memory section 33, and the data DO is given to a data output buffer 41.
    ＤＲＡＭ１において、セレクタ３４は、メモリ部３３から読出された４ビットのデータのうちの１ビットのデータを選択し、そのデータＤＯをデータ出力バッファ４１に与える。 - 特許庁
  • Namely, only when the data stored in the bank 19 do not coincide with the upper four bits of the input voice data, a clock is inputted to the bank 19.
    すなわち、上位レジスタバンク１９の保持データと入力音声データの上位４ビットが一致しない場合のみ、上位レジスタバンク１９にクロックが入力される。 - 特許庁
  • To simply discriminate an information amount of embedded information for codes which do not include header information and whose rear half is reversed for every bits of the front half, and to appropriately extract the information.
    ヘッダ情報を含まず後半分が前半分のビット毎反転になる符号を対象に、埋め込まれた情報の情報量を簡易に判断し、情報の抽出を適切に行う。 - 特許庁
  • An arithmetic part 102 operates the number of increment/decrement bits which do not include the number of Pbits and the number of Pbits and outputs the arithmetic result to the storage part 103 and an arithmetic part 104.
    演算部１０２は、Ｐｂｉｔ数を含まない増減ビット数及びＰｂｉｔ数の演算を行い、演算結果を記憶部１０３及び演算部１０４へ出力する。 - 特許庁
  • Accordingly, eve if strong frictional force acts on the back section 2a of the base metal 2, the abrasion resistance carbide bits 5 do not come off from the base metal 2, and even if one is chipped off from the abrasion resistance carbide bits 5, it is not influenced upon the whole back section 2 of the cutter bit 1.
    したがって、母材２の背面部２aに強い摩擦力が作用したとしても、耐摩耗用超硬ビット５が母材２から抜け落ちることはなく、また、耐摩耗用超硬ビット５の１つに欠けが生じたとしても、その欠けが拡がってカッタビット１の背面部２a全体に影響を及ぼすことがない。 - 特許庁
  • A comparator 25 compares the data stored in the bank 19 at present with the upper four bits of newly inputted input voice data, and when both the data do not coincide with each other, an 'H' level is sent to a latch element 24.
    比較回路２５は、現在の上位レジスタバンク１９の保持データと新たに入力された入力音声データの上位４ビットを比較し、不一致の場合に“Ｈ”レベルをラッチ素子２４に送出する。 - 特許庁
  • Pixels being interpolation objects (hatched pixels) of each line do not appear on he same bits (a), and the positions of the interpolation pixels are at random in pixel data after magnification processing (interpolation of pixel data) (b) so as to suppress the occurrence of longitudinal stripes.
    各ラインにおいて補間対象の画素（ハッチングを付した画素）が同じビット目にならず（ａ）、拡大処理（画素データの補間）後の画素データにあって補間画素の位置はランダムになり（ｂ）、縦すじの発生を抑制する。 - 特許庁
  • To improve compressibility in the case of the predictive encoding of a multichannel voice signal in consideration of the fact that high-order bits of respective channels of the multichannel voice signal strongly correlate with one another and low-order bit data do not correlate.
    複数チャネルの音声信号の各チャネルの上位ビットデータ間には相関が強く、下位ビットデータ間には相関がないことに鑑みて、複数チャネルの音声信号を予測符号化する場合に圧縮率を改善する。 - 特許庁
  • The 1st memory chips 10a-10d have memory cells being a storing means to store data but do not have redundant memory cells being a redundant storing means to relieve error bits in the memory cells.
    第１のメモリチップ１０ａ〜第１のメモリチップ１０ｄは、データを記憶するための記憶手段であるメモリセルを有するが、メモリセルのエラービットを救済するための冗長記憶手段である冗長メモリセルを有していない。 - 特許庁
  • Since the data can be read from the FIFO buffer 11 even if all the bits of the address signal AD do not match, a plurality of continuous data can be read from a CPU or a DMA controller.
    アドレス信号ＡＤの全ビットが一致しなくてもＦＩＦＯバッファ１１からデータを読み出すことができるので、ＣＰＵやＤＭＡコントローラから連続する複数のデータを効率良く読み出すことができる。 - 特許庁
  • Thereby, in a magnetic resonance wave applied when recording is performed for the specific recording bit, the adjacent recording bits do not easily undergo magnetic reversal, and an only specific recording bit easily and selectively undergoes magnetic reversal.
    これにより、特定の記録ビットに記録する際に印加する磁気共鳴波では、隣接する記録ビットは磁化反転しやすくはならず、特定の記録ビットのみ選択的に磁化反転しやすくすることができる。 - 特許庁
  • CTM will not do this, and if you wipe some portion of your source tree out (and do not have it backed up) then you will have to start from scratch (from the most recent CVS base delta) and rebuild it all with CTM or, with Anonymous CVS, simply delete the bad bits and resync.
    CTM はこれをやってくれませんし、 AnonymousCVS はおそらく他の何よりも深く混乱してしまうことが多いでしょう。 もしソースツリーの一部を消してしまったら、(最新の CVS ベースデルタ から)一からやり直し、 CTM か AnonymousCVS を使って悪い部分を消去し、再同期させることによってすべてを再構築しなければなりません。 - FreeBSD
  • 8-bit read data RD outputted from a terminal DO of an SRAM 11 is divided by 4 bits, and they are connected to data output terminals 4a and 4b through selectors 14a and 14b and three-state output buffers 15a and 15b respectively.
    ＳＲＡＭ１１の端子ＤＯから出力される８ビットの読み出しデータＲＤを、４ビットずつに分離し、それぞれセレクタ１４ａ，１４ｂと３ステートの出力バッファ１５ａ、１５ｂを介してデータ出力端子４ａ，４ｂに接続する。 - 特許庁
  • To provide a nonvolatile semiconductor memory in which the characteristics do not deteriorate even if memory elements are fabricated in the plane of a semiconductor substrate at a fine pitch and recording operation of 2 bits/unit memory element is ensured, and its operating method and fabrication method.
    半導体基板面内における半導体記憶素子のサイズの微細化を行っても、特性の劣化が少なく、かつ、単位記憶素子あたり２ビットの記録の動作が可能な不揮発性半導体記憶装置、並びにその動作方法および製造方法を提供する。 - 特許庁
  • Image data obtained by multiplying a value of lower four bits of image data D by 2, 1, 1/2, 1/4, or 1/8 is selected in accordance with the reference set signal RSS and is added, and the corresponding reference value is added furthermore, and converted conversion image data Do is outputted.
    画像データＤの下位４ビットの値を２倍、１倍、１／２倍、１／４倍または１／８倍した画像データがリファレンスセット信号ＲＳＳに応じて選択して加算され、さらに対応する基準値を加算して、変換された変換画像データＤｏを出力する。 - 特許庁
  • The information of plural bits is independently produced in accordance with the variation of logical threshold voltages of the discrimination circuit elements, and do not need an addition or change of a manufacturing process to be necessary when newly using a programmable memory device since it is unnecessary to the information.
    前記複数ビットの情報は識別回路要素の論理閾値電圧のばらつきに従って自立的に生成され、外部からの番号設定を要しないから、プログラム可能な記憶素子を新たに用いる時に必要な製造工程の追加や変更を要しない。 - 特許庁
  • Not only do such provisions provide the parties with the tools to settle disputes, but they also assume the important role of encouraging the parties of the relevant agreements to comply with the provisions thereof, thereby ensuring the effectiveness thereof. All FTAs, EPAs and BITs which Japan has entered into also contain, whether detailed or not, such provisions for the settlement of disputes between the parties.
    このような規定は、実際の紛争に解 決の手段を与えるだけではなく、締約国による 協定の履行を促し、もって協定の実効性を担保 する重要な役割を担っており、我が国が締結し た全てのFTA/EPA 及びBIT には、何らかの 国家間紛争の解決に関する条項が置かれてい る。 - 経済産業省
  • The data output buffer 41 is controlled by an output permission signal ZOE' generated from a discrimination signal JDO and the like, when the data of four bits are coincident mutually, the data DO from the selector 34 is given to a data input/output terminal T0, when they are not coincident, the data input/output terminal TO is made to be a high impedance state.
    データ出力バッファ４１は、判定信号ＪＤＯなどから生成される出力許可信号ＺＯＥ′によって制御され、上記４ビットのデータが互いに一致している場合はセレクタ３４からのデータＤＯをデータ入出力端子Ｔ０に与え、一致していない場合はデータ入出力端子Ｔ０をハイインピーダンス状態にする。 - 特許庁

例文データの著作権について