「double sampling」を含む例文一覧(123)
＜前へ 1 2 3 次へ＞- Then, a signal by sampling the signal at a time interval double of a sampling interval of an original detection signal is generated and supplied to a moving average filter 4-2 as a decimated detection signal.
そして、この信号を、元の検波信号のサンプリング間隔の２倍の時間間隔でサンプリングした信号を生成して、デシメーションされた検波信号として、移動平均フィルタ４−２に供給する。 - 特許庁 - To provide a correlation double sampling circuit which easily adjusts a noise reduction effect of an output signal from an imaging device.
撮像素子からの出力信号のノイズ低減効果の調整を容易に行うことのできる相関２重サンプリング回路を提供する。 - 特許庁 - To provide a correlated double sampling circuit that considerably suppresses a fixed pattern noise and to provide an amplifier type solid-state image pickup device employing the circuit.
固定パターンノイズを大幅に抑圧する相関２重サンプリング回路およびそれを用いた増幅型固体撮像装置を提供する。 - 特許庁 - Then, the capacity 18 is made to be at a reset level, voltage corresponding to the reset level is held in the correlated double sampling circuit, a detection level corresponding to the electric charges stored by the part 2 is held in the correlated double sampling circuit to detect difference potential between the reset level and the detection level.
そして、検出容量１８をリセットレベルにし、そのリセットレベルに応じた電圧を相関二重サンプリング回路に保持し、更に、感光部が蓄積した電荷に応じた検出レベルを相関二重サンプリング回路に保持して、リセットレベルと検出レベルとの差電位を検出する。 - 特許庁 - To realize reproduce at a double speed without imposing a load on a program even in the case of a sampling frequency whose division frequency is not an integer.
分周数が整数倍とならないサンプリング周波数の場合でも、プログラムの負担をかけることなく、高速倍速再生を実現する。 - 特許庁 - Integrators are positioned to provide correction at the input of a correlated double sampling circuit and at the output of a programmable gain amplifier.
積分器を備えることによって、相関二重サンプリング回路の入力およびプログラマブル利得増幅器の出力において、補正を行なう。 - 特許庁 - To provide a correlation double sampling device which operates with low power consumption and can perform signal processing with high accuracy, and an image sensor system.
低消費電力で動作し、かつ高精度に信号処理を行うことのできる相関二重サンプリング装置及びイメージセンサシステムを提供する。 - 特許庁 - The solid-state imaging apparatus includes: a pixel array section 10 including a plurality of unit pixels 11; a CDS (correlation double sampling) circuit 20; and an analog / digital converter 30.
複数の単位画素１１を含む画素アレイ部１０と、ＣＤＳ（相関二重サンプリング）回路２０と、Ａ／Ｄ変換器３０とを有する。 - 特許庁 - The correlation double sampling circuit samples two color signals or more, outputted from the solid-state imaging element and is provided with at least two or more sampling circuits for respectively sampling the two color signals or more by each color.
本発明にかかる相関二重サンプリング回路は、固体撮像素子から出力される２以上の色信号をサンプリングする相関二重サンプリング回路であって、前記２以上の色信号を、色別にそれぞれサンプリングする少なくとも２以上のサンプリング回路を備える相関二重サンプリング回路である。 - 特許庁 - A sampling timing of the current of a current detection unit 36 is allowed to lead in time the sampling timing of the voltage of a voltage detection unit 34, and the voltage change after a current in an electric-double layer flows is detected.
電流検出部３６の電流のサンプリングタイミングを、電圧検出部３４の電圧サンプリングタイミングよりも時間的に先行させ、電気２重層における電流が流れた後の電圧変化を検出する。 - 特許庁 - A correlative double-sampling amplifying circuit 15 is constituted by cascading two stages of amplifying circuits 1 and 2 having the same constitution and take partial charge of the amplification factor, respectively.
相関二重サンプリング増幅回路１５を、同じ構成の増幅回路１，２を２段縦続接続して構成し、増幅率をそれぞれ分担する。 - 特許庁 - The double sampling circuit 203 samples the signal data and the reset data sent through the data input output line to drive an output terminal DQ.
２重サンプリング回路２０３は、データ入出力線から伝送された信号データ及びリセットデータをサンプリングして出力端子ＤＱを駆動させる。 - 特許庁 - A kTC noise reduction circuit 6VR1 to reduce the kTC noise and a CDS(Correlated Double Sampling) circuit 6CL1 are formed at the outside of each pixel area Pmn.
画素領域Ｐｍｎ外には、ｋＴＣ雑音を低減させるためのｋＴＣ雑音低減回路６ＶＲ１とＣＤＳ回路６ＣＬ１とが形成されている。 - 特許庁 - An analog signal imaged by a charge transfer device (CCD: not shown) is supplied to a correlation double sampling(CDS) circuit 2 through an input terminal 1.
例えば電荷転送素子（ＣＣＤ：図示せず）で撮像されたアナログ信号が入力端子１を通じて相関２重サンプリング回路（ＣＤＳ）２に供給される。 - 特許庁 - The sampling of blurring detection in a pitch direction is set to be the double of that in a yaw direction when the switch SW2 is turned on, and the rise-up operation of a mirror 6 is performed.
該スイッチＳＷ２がオンになったらピッチ方向の振れ検出のサンプリングをヨー方向の２倍に設定し、ミラー６のアップ動作を行う。 - 特許庁 - To provide a correlation double sampling circuit capable of reducing the power consumption, even when the difference between color signals outputted from an imaging element is large.
撮像素子から出力される色信号の差が大きい場合であっても、消費電力を低減できる相関二重サンプリング回路を提供することである。 - 特許庁 - The output signal of an image sensor 90 having an effective pixel part and an optical black pixel part is input to an inverting input terminal of a correlative double sampling circuit 10, and a fixed DC voltage for black level clamping is superposed on the output voltage of the correlative double sampling circuit 10 from a DC current source 60 having low impedance.
有効画素部とオプティカルブラック画素部とを有するイメージセンサ９０の出力信号が相関二重サンプリング回路１０の反転入力端子に入力され、相関二重サンプリング回路１０の出力電圧に低インピーダンスの直流電源６０から黒レベルクランプ用の固定直流電圧が重畳される。 - 特許庁 - A correlation double sampling circuit extracts a difference signal between a field-through part and a signal part of a pixel signal formed by a solid-state imaging element, an A/D converter circuit digitizes the extracted signal, and a logic circuit receiving the digital signal forms a signal to feed back a black level clamp signal to the correlation double sampling circuit.
固体撮像素子で形成された画素信号のフィードスルー部との差を表す信号部を相関二重サンプリング回路で取り出してＡ／Ｄ変換回路でデジタル化し、このデジタル信号を受ける論理回路により上記相関二重サンプリング回路に対して黒レベルクランプ信号を帰還させる信号を形成する。 - 特許庁 - An image scanner comprises a CCD chip stream 11 which outputs an analog image signal ϕOS, a sample/hold circuit 14 which includes a correlative double sampling operation mode and samples the analog image signal ϕOS, and a sampling pulse generating circuit 13 for outputting sampling pulses ϕCL, ϕSH to the sample/hold circuit 14.
画像読取り装置は、アナログ画像信号φＯＳを出力するＣＣＤチップ列１１と、相関２重サンプリング動作モードを有すると共に、アナログ画像信号φＯＳをサンプリングするサンプルホールド回路１４と、サンプルホールド回路１４にサンプリングパルスφＣＬ，φＳＨを出力するサンプリングパルス生成回路１３とを備える。 - 特許庁 - The analog/digital conversion is performed by busing at least two sigma-delta converters 50, 52 in a cascade connection and the sigma-delta converters 50, 52 are operated at a double sampling speed.
Ａ／Ｄ変換は、カスケード接続された少なくとも２つのシグマーデルタ変換器５０，５２を使って実行され、シグマーデルタ変換器５０，５２はダブルサンプリング速度で動作する。 - 特許庁 - A connection part 15 connects an outputting part of a correlated double sampling circuit 12 connected to a vertical signal line 11 and an output amplifier 14 hierarchically in two stages.
接続部１５は、垂直信号線１１に接続された相関二重サンプリング回路１２の出力部と出力アンプ１４との間を２段に階層的に接続する。 - 特許庁 - To provide a method and apparatus for fast data-weighted average (DWA) double-sampling modulators with minimal loop delay supporting improved stability.
最小ループ遅延を有し、改善された安定性をサポートする高速データ加重平均（ＤＷＡ）２重サンプリング変調器のための方法および装置が提供される。 - 特許庁 - In each buffer memory to be a double buffer configuration, the timing of writing/reading end in performing writing/reading corresponding to a sampling period consequently coincides with one another.
これにより、ダブルバッファ構成とされる各バッファメモリにおいては、サンプリング周期に対応する書込／読出を行った際の書込／読出終了のタイミングが一致するようになる。 - 特許庁 - To provide a solid-state imaging device for removing noise from a pixel signal by using a same correlated double sampling means in both continuous mode and reset mode.
コンティニュアスモードとリセットモードのいずれにおいても、同じ相関二重サンプリング手段を用いて画素信号からノイズを除去することができる固体撮像装置を提供する。 - 特許庁 - To provide an electronic endoscope apparatus capable of appropriate correlation double sampling processing even when a distal end of an insertion part of the endoscope is used in various temperature ranges.
内視鏡の挿入部の先端部が種々の温度範囲で使用された場合であっても、相関二重サンプリング処理が適切にできる電子内視鏡装置を提供する。 - 特許庁 - Then the black level detection control circuit 50 detects a black level as the signal level of the optical black pixel part from a luminance signal output from the correlative double sampling circuit 10, generates a feedback control voltage for controlling the black level to a predetermined value, and inputs the feedback control voltage to a noninverting input terminal of the correlative double sampling circuit 10.
そして、黒レベル検出制御回路５０によって、相関二重サンプリング回路１０から出力される輝度信号からオプティカルブラック画素部の信号レベルである黒レベルが検出され、黒レベルが所定の値となるように制御するためのフィードバック制御電圧が生成され相関二重サンプリング回路１０の非反転入力端子に入力される。 - 特許庁 - In a signal processing means 29, output from the respective CCDs 21 of the line sensor 20 is read by a read means 30, analog image signals Q obtained by the read are outputted to a sampling processing means 31, a double correlation sampling processing is executed and image signals S1 are obtained.
信号処理手段29は、ラインセンサ20の各ＣＣＤ21からの出力を、読取手段30によって読取り、読み取って得たアナログ画像信号Ｑをサンプリング処理手段31に出力して、２重相関サンプリング処理が施されて画像信号Ｓ１を得る。 - 特許庁 - To provide a clamp circuit for CCD output reset signal capable of preventing deterioration in linearity due to the saturation of output from a CDS(Correlated Double Sampling) circuit without exceeding an input range of the CDS circuit.
ＣＤＳ回路の入力レンジをオーバーせず、ＣＤＳ回路の出力の飽和によるリニアリティの劣化を防ぐことのできるＣＣＤ出力リセット信号クランプ回路を提供する。 - 特許庁 - A correlative double sampling processing of an output from a CCD 10 is performed by a CDS circuit 12, and the processing result is outputted via an LPF 13 and an analog-to-digital converter 16.
ＣＣＤ１０からの出力に対してＣＤＳ回路１２によって相関２重サンプリング処理を施し、ＬＰＦ１３及びＡ／Ｄ変換器１６を介して出力する。 - 特許庁 - A large-diametral portion of the sampling tube is formed into double tube structure comprising the large-diametral tube part and an outer tube provided in an outside of the large-diametral tube part to cool the large-diametral tube part by cooling water.
また、サンプリング管の大径管部分は、大径管部と大径管部の外側に設けた外管との２重管構造として、冷却水により大径管部を冷却するように構成する。 - 特許庁 - Also, the picture inversion is prevented by clamping a light detection signal and a signal sampled by the relative double sampling circuit in response to the detection of at least one of supersaturation states.
又光検知信号と相関２重サンプリング回路によりサンプリングした信号とを少なくとも１つの過飽和状態の検出に応答してクランプすることで画像の反転を防止する。 - 特許庁 - A double inversion pulse generated by combining a non-slice-selective inversion RF pulse and a slice-selective inversion RF pulse is combined as a pre-pulse with three-dimensional measurement using a non-orthogonal sampling.
スライス非選択の反転ＲＦパルスとスライス選択の反転ＲＦパルスを組み合わせたダブルインバージョンパルスをプリパルスとして、非直交系サンプリング法を用いた３次元計測に組み合わせる。 - 特許庁 - To realize a correlated double sampling circuit that solves the problem of settling time after a sample-and-hold circuit and excludes fluctuations in an output level due to a droop characteristic of the sample-and-hold circuit at a variable rate.
サンプルホールド回路以後のセトリング時間問題や、可変レート時のサンプルホールド回路のドループ特性による出力レベルの変動を排除した相関二重サンプリング回路を実現する。 - 特許庁 - To provide a correlated double sampling circuit extracting a signal component with a high S/N ratio by achieving a low noise characteristic without causing an increase in a circuit scale and power consumption.
回路規模および消費電力の増大を伴わずに低ノイズ特性を実現し、Ｓ／Ｎ比の高い信号成分を抽出可能な相関二重サンプリング回路を提供する。 - 特許庁 - S4 having pulse width corresponding to double precision of S2 showing pulse width per 1/2 period of a sampling clock is generated, and S5 having H side signals or L side signals which continue before and after a point of time of 1/2 period of the sampling clock as a center is generated in accordance with S4.
サンプリングクロックの1/2周期当りのパルス幅を示すＳ２の２倍に相当するパルス幅を有するＳ４を生成し、Ｓ４に応じて、サンプリングクロックの1/2周期の時点を中心として前後に連続するＨ側信号又はＬ側信号をもつＳ５を生成する。 - 特許庁 - The discrete time amplifier circuit and the AD converter are provided with a switched-capacitor common-mode feedback (CMFB) circuit 2 capable of detecting and feeding back the output common-mode voltage at every sampling in the case that the circuit operates at double sampling timing (the circuit operates by every half period).
本発明の離散時間型増幅回路及びＡＤ変換器は、ダブルサンプリングタイミング（１／２周期毎に回路を動作）で動作する場合に、各サンプリング毎に出力コモンモード電圧を検出してフィードバックできるスイッチト・キャパシタ型のコモンモードフィードバック（ＣＭＦＢ）回路を設けている。 - 特許庁 - The correlation double sampling circuit takes in the reset noise and photoelectric conversion signals from on the signal line at time intervals and outputs a pixel signal resulting from subtracting the reset noise from the photoelectric conversion signals.
相関二重サンプリング回路は、信号線上からリセットノイズおよび光電変換信号を時間間隔を置いて取り込み、光電変換信号からリセットノイズを減じた画素信号を出力する。 - 特許庁 - A pixel circuit adopting a transistor using an oxide semiconductor material regards a drive transistor or a sampling transistor as a multi-gate structure e.g. a double-gate structure for connecting two or more transistors in series.
酸化物半導体材料を用いたトランジスタを採用する画素回路において、駆動トランジスタやサンプリングトランジスタを、２つ以上のトランジスタが直列に接続されたマルチゲート構造（例えばダブルゲート構造）とする。 - 特許庁 - To solve the problem that conventional double-pipe-type sampler devices tend to face sampling anomalies because links between their tip tools for storing cores are likely to loosen, and the devices are also not suitable for collecting core samples with known bearings.
従来の二重管式サンプラー装置においては、コア収納に係る先端部各ツ−ルス間の連結には緩みが生じるためのサンプリング異常が発生しまた方位のわかるコアの採取には不向きである。 - 特許庁 - A head 10a superimposes adjustment values (the gain and VSUB (substrate voltage) or the like), specific to a CCD 11 on a CCD drive signal line for horizontal and vertical drive pulses, and sample hold pulses for a CDS(correlated double sampling) circuit as a DC voltage.
ヘッド10A側で、ＣＣＤ11固有の調整（ゲイン、ＶＳＵＢ等）値を水平，垂直駆動パルスやＣＤＳ回路用サンプル・ホールドパルスなどのＣＣＤ駆動信号ラインに直流電圧として重畳させる。 - 特許庁 - To provide an imaging device capable of suppressing color difference caused by carrier components of each channel by equalizing a change in the carrier components of each channel even though there is a noise return by a CDS (Correlated Double Sampling) processing.
ＣＤＳ処理によってノイズの戻り込みがあったとしても、各チャンネルのキャリア成分の変化を同一にして、各チャンネルのキャリア成分による色差を抑制することができる撮像装置を提供する。 - 特許庁 - To provide a delta-sigma modulator and its control method in which electric power consumption is restrained, and further an S/N is improved by simultaneously realizing two technologies of zero point shift and double sampling.
ゼロ点シフト技術とダブルサンプリング技術の２つを同時に実現することにより、消費電力を抑制し、さらに信号対雑音比を改善することができるデルタシグマ変調器の制御方法およびデルタシグマ変調器を提供する。 - 特許庁 - The sampling port (SP) 23 of I/F 20 has a double structure consisting of an inside vessel 24 and an outside vessel 25, and the analyzing sample from the microplate is injected into the inside vessel 24 by the cannula 10 of the automatic synthetic device 1.
Ｉ／Ｆ２０のサンプリングポート（ＳＰ）２３は、内側容器２４と外側容器２５の二重構造の容器からなり、内側容器２４内には自動合成装置１のカニューラ１０によりマイクロプレートからの分析用試料が注入される。 - 特許庁 - In order to specify a part to be sampled, structure is adopted with a hollow tube such as a cylinder having a double structure or the like is arranged on the sample surface and that a solvent is injected into a sampling space surrounded by the tube and the sample surface.
サンプリングしたい部分を特定するために、二重構造となる円筒などの空洞の筒を試料表面に配置し、これらの筒と試料表面で囲まれたサンプリング空間に溶媒を注入する構造とする。 - 特許庁 - To suppress the effect of noise intruded from a power supply and an external circuit or the like to a clamp circuit that clamps an output signal for a black reference signal in an analog front end IC chip having a CDS (correlated double sampling) function and an AGC (automatic gain control) function or the like.
ＣＤＳ機能やＡＧＣ機能等を設けたアナログフロントエンドＩＣチップにおいて、黒基準信号期間に出力信号をクランプするためのクランプ回路に電源や外部回路等から混入する雑音の影響を抑制する。 - 特許庁 - In a control board (unillustrated), a sampling point (indicated by a black dot) of a displacement quantity is set to a very small time interval uninfluenced by noise, and for example, a case indicated in Fig.3 is discriminated, and a carrying system state including the occurrence of double feeding is determined.
制御基板（別図）では、変位量のサンプリング点（黒丸で示す）を、ノイズ等によっては影響されない微小な時間間隔とすることで、例えば、図３に示すケースを識別して、重送の発生を含む搬送系の状態を判定している。 - 特許庁 - To provide an imaging apparatus with an enhanced S/N by revising a phase timing of a sample hold pulse attended with revision of a drive condition such as reduction of a drive frequency when a correlation double sampling circuit or the like samples and holds an imaging signal.
低輝度被写体に対する視認性を向上させるためには、ゲインを高くして映像信号を増幅させることが容易な手法ではあるが、ノイズやシェーディング等の信号変動の問題で、容易にゲインを高くすることができない。 - 特許庁 - A correlation double sampling circuit 5 has a bias circuit 11, capacitors C2, C3, MOS transistors(TRs) 1, 2, a reference voltage source Vref, buffer circuits 12, 13, MOS TRs TR3, TR4, capacitors C4, C5 and a subtractor circuit 14.
相関二重サンプリング回路５はバイアス回路１１と容量Ｃ２，Ｃ３とＭＯＳトランジスタＴＲ１，ＴＲ２と基準電位源Ｖｒｅｆとバッファ回路１２，１３とＭＯＳトランジスタＴＲ３，ＴＲ４と容量Ｃ４，Ｃ５と減算回路１４を有する。 - 特許庁 - This method and the device have a step which generates a pluratity of detected electrical signals from a photo detector, a step which produces a pluratity of amplified signals by amplifying the electrical signals using a series buffer amplifier, a step which performs the sampling of the several amplified signals using a relative double sampling circuit, and a step which clamps the signals in response to supersaturation.
本方法及び装置は複数の検出された電気信号を光検出素子から発生させるステップと、列バッファ増幅器を用いて上記電気信号を増幅して、複数の増幅信号を生みだすステップと、相関２重サンプリング回路を用いて上記増幅信号のいくつかのサンプリングを行うステップと、過飽和状態に応答して信号をクランプするステップとを有している。 - 特許庁 - A high-accuracy timing estimation means 108 selects the higher reliable one of estimation results of symbol timing which are obtained in every phase period, so that the symbol timing can be estimated with time resolution double as high as the sampling cycle.
高精度タイミング推定手段１０８において、各々の期間に得られたシンボルタイミング推定結果のうち、推定結果の信頼度が高い方の推定結果を選択することにより、サンプリング周期の２倍の時間分解能で、シンボルタイミングの推定が可能となる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
