「dummy pattern」を含む例文一覧(807)
1 2 3 4 5 6 7 8 9 10 11 .... 16 17 次へ＞- DUMMY PATTERN LAYOUT METHOD
ダミーパターンレイアウト方法 - 特許庁 - DUMMY PATTERN ARRANGEMENT DEVICE AND DUMMY PATTERN ARRANGEMENT METHOD
ダミーパターン配置装置、ダミーパターン配置方法 - 特許庁 - DESIGN METHOD OF DUMMY PATTERN
ダミーパターンの設計方法 - 特許庁 - DUMMY PATTERN ARRANGING METHOD OF SEMICONDUCTOR DEVICE, DUMMY PATTERN ARRANGING PROGRAM, AND DUMMY PATTERN ARRANGING UNIT
半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置 - 特許庁 - SEMICONDUCTOR DEVICE WITH DUMMY PATTERN AND DUMMY PATTERN ARRANGING METHOD
ダミーパターンを有する半導体装置及びダミーパターン配置方法 - 特許庁 - AUTOMATIC FORMING METHOD OF DUMMY PATTERN
ダミーパターンの自動発生方法 - 特許庁 - METHOD OF ARRANGING DUMMY PATTERN, AND SEMICONDUCTOR DEVICE INCLUDING DUMMY PATTERN
ダミーパターンの配置方法及びダミーパターンを備えた半導体装置 - 特許庁 - DUMMY PATTERN ARRANGING DEVICE, DUMMY PATTERN ARRANGING METHOD, AND SEMICONDUCTOR DEVICE
ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 - 特許庁 - SEMICONDUCTOR DEVICE WITH DUMMY PATTERN
ダミーパターンを有する半導体装置 - 特許庁 - SEMICONDUCTOR DEVICE EQUIPPED WITH DUMMY GATE PATTERN
ダミーゲートパターンを備える半導体装置 - 特許庁 - NONVOLATILE STORAGE CELL HAVING DUMMY PATTERN
ダミーパターンを有する不揮発性記憶素子 - 特許庁 - A dummy pattern adding means 12 adds dummy pattern data having a dummy pattern in regard to an unused tester pin to the individual test pattern 7 added a variety test pattern 3 for preparing a dummy pattern added test pattern 8.
ダミーパターン追加手段１２は、未使用テスタピンに対するダミーパターンを有するダミーパターンデータを、品種テストパターン３が付加された個別テストパターン７に対して追加し、ダミーパターン追加テストパターン８を作成する。 - 特許庁 - SEMICONDUCTOR DEVICE WITH DUMMY WIRING DISPOSED THEREIN AND DUMMY PATTERN FORMING METHOD
ダミー配線を配置した半導体装置とダミーパターンの作成方法 - 特許庁 - SEMICONDUCTOR DEVICE HAVING PATTERN-DUMMY AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING PATTERN-DUMMY
パターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法 - 特許庁 - SEMICONDUCTOR DEVICE AND ARRANGEMENT METHOD OF DUMMY PATTERN
半導体装置およびダミーパターンの配置方法 - 特許庁 - When the surface of the color filter layer 14 is polished, the first dummy pattern 18 is not scraped and the stress dispersed to the first dummy pattern can be dispersed to the second dummy pattern 19.
カラーフィルタ層14の表面を研磨した際に、第１ダミーパターン18が削れず、第１ダミーパターン18に分散させた応力を第２ダミーパターン19に分散できる。 - 特許庁 - Then, the regions, where the dummy pattern can be formed and the pattern of the dummy pattern, are translated in parallel relatively to each other, thus calculating the third dummy pattern region β that is a region, where a basic element 19a of the pattern of the dummy pattern which is newly included in the region α, where the dummy pattern can be formed excluding a second dummy pattern region.
その後、ダミーパターン形成可能領域とダミーパターンの雛型とを互いに平行に相対的に並進移動させて、第２のダミーパターン領域を除いたダミーパターン形成可能領域αに新たに内包される、ダミーパターンの雛型の基本要素１９ａが配置された領域である、第３のダミーパターン領域βを算出する。 - 特許庁 - SEMICONDUCTOR DEVICE AND ARRANGEMENT METHOD OF DUMMY PATTERN THEREOF
半導体装置及びそのダミーパターンの配置方法 - 特許庁 - A dummy pattern is drawn using a drawing machine.
その後、描画機を用いて、ダミーパターンを描画する。 - 特許庁 - METHOD AND DEVICE FOR DESIGNING DUMMY PATTERN, SEMICONDUCTOR DEVICE COMPRISING DUMMY PATTERN, AND MANUFACTURE THEREOF
ダミーパターンの設計方法、ダミーパターンの設計装置、ダミーパターンを有する半導体装置及びその製造方法 - 特許庁 - The wiring pattern 25, wiring pattern 26 and dummy pattern P2 are formed in the same process.
配線パターン２５、配線パターン２６、及びダミーパターンＰ２は同一工程で形成される。 - 特許庁 - WIRING MODELING TECHNIQUE AND FORMATION METHOD OF DUMMY PATTERN
配線モデル化手法およびダミーパターンの生成方法 - 特許庁 - DUMMY PATTERN FORMING METHOD AND SEMICONDUCTOR MANUFACTURING METHOD
ダミーパターン形成方法及び半導体製造方法 - 特許庁 - Also, a dummy pattern 6 is provided near the terminal part 5.
また、端子部５の近傍にダミーパターン６を備える。 - 特許庁 - A dummy gate pattern 220 comprises a plurality of first dummy gate electrodes 222 and a second dummy gate electrode 224.
ダミーゲートパターン２２０は、複数の第１のダミーゲート電極２２２と、第２のダミーゲート電極２２４を備えている。 - 特許庁 - A dummy pattern is formed as a sub pattern in virtual regions 2 and 3.
仮想領域２及び３に副パターンとしてダミーパターンが形成されている。 - 特許庁 - To provide an automatic forming method of a dummy pattern for forming the dummy pattern further effectively by providing two or more kinds of sizes and arrangements of the dummy pattern to be formed automatically.
自動発生させるダミーパターンのサイズや、配置を２種類以上もうけることで、より効果的にダミーパターンを発生させるダミーパターンの自動発生方法を提供する。 - 特許庁 - A semiconductor device 1 includes the high-frequency wiring and the dummy conductor pattern 20 (a second dummy conductor pattern).
半導体装置１は、高周波配線、およびダミー導体パターン２０（第２のダミー導体パターン）を備えている。 - 特許庁 - DUMMY PATTERN DESIGN METHOD, INFORMATION PROCESSOR, AND PROGRAM
ダミーパタン設計方法、情報処理装置およびプログラム - 特許庁 - SEMICONDUCTOR DEVICE HAVING DUMMY PATTERN OF MULTILAYER WIRING STRUCTURE
多層配線構造のダミーパターンを備えた半導体装置 - 特許庁 - A second dummy pattern 19 is formed on a red resin layer 15 having the lowest hardness on the outer side of the first dummy pattern 18.
第１ダミーパターン18の外側に最も硬度が低い赤色樹脂層15にて第２ダミーパターン19を形成する。 - 特許庁 - SEMICONDUCTOR DEVICE AND METHOD OF ARRANGING DUMMY PATTERN
半導体集積回路およびダミーパターンの配置方法 - 特許庁 - The resist pattern 32 includes a dummy resist 34 which is formed in response to the dummy latent image 28.
レジストパターン３２は、ダミー潜像２８に対応して形成されるダミーレジスト３４を含む。 - 特許庁 - To provide a semiconductor device which is equipped with a dummy pattern (actual dummy pattern) that is effectively arranged to an actual pattern such as a wiring and as high in pattern density as required, and to provide a method of arranging the actual dummy pattern.
配線などの実パターンに対し効果的に配置されたダミーパターン（実ダミーパターン）を具備し、所望のパターン密度を有する半導体装置及びそのような実ダミーパターンを配置する方法を提供する。 - 特許庁 - Dummy patterns that belong to each of the dummy pattern groups are halved such that adjacent dummy patterns belong to the two different groups.
それぞれのダミーパターン群に属するダミーパターンを、隣接する同士で異なる２つのグループに属するように二分する。 - 特許庁 - To efficiently insert a dummy pattern into the layout of an actual pattern.
実パターンのレイアウト内にダミーパターンを効率よく挿入することが可能にする。 - 特許庁 - To avoid unintentional formation of an electrically conductive path via a PAD and a dummy pattern caused by the provision of the dummy pattern such as dummy wiring and/or a dummy activated region, etc.
ダミー配線やダミーの活性化領域等のダミーパターンを設けたことにより、ＰＡＤとこのダミーパターンとを介して意図しない導電経路が形成されることを回避する。 - 特許庁 - Each plane pattern width of a dummy cell active region 38 and a dummy cell element isolation region 40 partitions the dummy cell active region 38, and is optimized in the dummy cell 14.
ダミーセル部１４では、ダミーセル活性領域３８及びこれを区画するダミーセル素子分離領域４０の各々の平面パターン幅が最適化されている。 - 特許庁 - METHOD FOR DESIGNING DUMMY PATTERN, EXPOSURE MASK, SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND DESIGN PROGRAM OF DUMMY PATTERN
ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND METHOD FOR ARRANGING DUMMY PATTERN
半導体集積回路装置及びダミーパターンの配置方法 - 特許庁 - A photographing means for photographing the dummy pattern is also arranged.
また、ダミーパターンを撮影する撮影手段をさらに設ける。 - 特許庁 - To increase arrangement density of a dummy pattern in a semiconductor substrate.
半導体基板においてダミーパターンの配置密度を高める。 - 特許庁 - The dummy frame 11 has a dummy pattern provided with a dummy frame portion 12, dummy outer leads 13, dummy inner leads 14 having dummy inner lead outer peripheral portions 14a, dummy suspension leads 15, dummy die pads 16, and dummy index holes 17, simplified patterns 18 being provided in regions between the dummy inner lead outer peripheral portions 14a and dummy die pads 16.
ダミーフレーム部１２と、ダミーアウターリード１３と、ダミーインナーリード外周部１４ａを有するダミーインナーリード１４と、ダミー吊りリード１５と、ダミーダイパッド１６と、ダミーインデックス孔１７とが設けられ、ダミーインナーリード外周部１４ａとダミーダイパッド１６との間の領域には、簡易パターン１８が設けられた疑似パターンを有するダミーリードフレーム１１。 - 特許庁 - The dummy pattern generating means 1854 generates a plurality of kinds of dummy patterns based on one contents.
ダミーパターン発生手段１８５４は、１つのコンテンツについて複数種類のダミーパターンを発生する。 - 特許庁 - The semiconductor element by an embodiment form should contain: a main pattern formed on a substrate; a second dummy pattern formed at one side of the main pattern; and a first dummy pattern formed while surrounding the second dummy pattern.
実施の形態による半導体素子は、基板上に形成されたメインパターンと、メインパターンの一側に形成された第２ダミーパターンと、第２ダミーパターンを取り囲むように形成された第１ダミーパターンと、を含むことを特徴とする。 - 特許庁 - The dummy pattern 30 is electrically connected to the adjacent wiring pattern 18, and the wiring pattern 18 serve as a grounding pattern, so that the dummy pattern 30 is stably kept at a grounding potential, and the dummy pattern 30 can be prevented from becoming a noise source to affect the wiring pattern 18.
そしてこのダミーパターン３０が隣り合う配線パターン１８と導通がなされるとともに、配線パターン１８を接地用パターンとしているのでダミーパターン３０の電位は接地電位となり安定し、ダミーパターン３０がノイズ源となり配線パターン１８に影響を及ぼすことを防止することができる。 - 特許庁 - When a pattern stoppage switch 16 is operated when the dummy pattern display part 11b is in a ready state, the dummy pattern in the middle of variation is stopped forcedly.
ダミー図柄表示部１１ｂがリーチ状態のときに図柄停止スイッチ１６を操作すると、変動中のダミー図柄が強制的に停止する。 - 特許庁 - As the second dummy pattern 108, metal is not formed.
第２のダミーパターン１０８として金属が形成されていない。 - 特許庁 - ALIGNMENT MARK STRUCTURE HAVING PROTECTIVE DUMMY PATTERN FOR PRODUCTION OF SEMICONDUCTOR
保護ダミ—パタ—ンを有する半導体製造用アライメントマ—ク構造 - 特許庁 - Besides, the first dummy pattern D1 and the second dummy pattern D2 are connected by a terminal area 25 which penetrates an insulating layer 17.
そして、第1のダミーパターンＤ１と第２のダミーパターンＤ２とを、絶縁層１７を貫通する接続部２５により接続している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
