「dyadic processor」を含む例文一覧(1)
- Output signals of the pre-processor 10 are added and outputted as addition complex by an adder 12 of the tap TAP_N employing a Wallace-Tree structure until dyadic addition is completed.
タップＴＡＰ_Ｎの加算部１２は、Wallace Tree構成が用いられており、前処理部１０の出力信号を加算の複合体として２項加算となるまで加算して出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
