「dynamic memory element」を含む例文一覧(7)
- DYNAMIC RANDOM ACCESS MEMORY, SEMICONDUCTOR MEMORY CIRCUIT, MEMORY ELEMENT, SEMICONDUCTOR MEMORY ELEMENT AND METHOD FOR ACCESSING SEMICONDUCTOR MEMORY ELEMENT
ダイナミックランダムアクセスメモリ、半導体メモリ回路、メモリ素子、半導体メモリ素子、半導体メモリ素子にアクセスする方法 - 特許庁 - To provide a DRAM(dynamic random access memory) being a semiconductor memory element with an error correcting function and to reduce the time incapable of performing access operation caused by error correcting operation.
半導体記憶素子であるＤＲＡＭに関し、エラー訂正機能を持ち、かつエラー訂正動作に伴うアクセス不可能な時間を少くする。 - 特許庁 - The semiconductor device is constituted of a DRAM (dynamic random access memory) and the SRAM, both of which are provided with a stack type constitution whose bit line 22 is situated below a capacitive element 31 and which are mounted through mixed loading.
半導体装置は、ビットライン２２が容量素子３１より下方にあるスタック型の構成を有するＤＲＡＭとＳＲＡＭとが混載されてなる。 - 特許庁 - A frame memory 19 temporarily stores full pixel data obtained by a high pixel image-pickup element 4 and an FIFO image memory 15 stores a part of the full pixel data, obtained by the high pixel image pickup element 4 in a consecutive form by a prescribed time, while being segmented at a position and a size of a proper viewing angle by a dynamic image segmentation section 9.
高画素撮像素子４で得られた全画素データは、フレームメモリ１９に一時的に保持され、また、高画素撮像素子４で得られた全画素データの一部は、動画切出し部９によって適当な画角の位置及び大きさで切出されて、所定時間分だけ連続した形でＦＩＦＯ型画像メモリ１５に蓄積される。 - 特許庁 - To provide a liquid crystal display element which can display a dynamic image and a static image having a quality same as that of a display such as a present liquid crystal display (LCD) and can display memory image with lower voltage than that of a present electronic paper.
動画像・静止画像を現状のＬＣＤ等のディスプレイと同等の画質で表示することができ、且つ現状の電子ペーパーよりも低電圧でメモリー画像を表示することができる液晶表示素子を提供すること。 - 特許庁 - The signal delay apparatus includes a memory element and serially connected interpolation elements and is configured for the dynamic delay of a digital sampled input signal, the input signal is stored in a register, the next sampling position is then marked and stored in the memory, and the value in the register and the marked value are supplied to the interpolation elements.
メモリ要素及び直列接続された補間要素を含むディジタルサンプリングされた入力信号の動的遅延のための信号遅延装置で構成し、入力信号をレジスタに格納した後次のサンプリング位置にマーキングを行いメモリに記憶させ、レジスタの値とメモリのマーキングされた値とで補間要素に供給される。 - 特許庁 - Data read through a main bit line MBL from a memory block 2 having a memory cell array constituted of a dynamic type storage element are amplified by a sense amplifier circuit and latched by a latch circuit 12, and only one of outputs from a plurality of tristate buffers 13 to receive the output of the latch circuit is set so as to become a state to be outputted.
ダイナミック型記憶素子からなるメモリセルアレイを有するメモリブロック２からメインビット線ＭＢＬを通して読み出されるデータを、センスアンプ回路１１で増幅してラッチ回路１２でラッチし、ラッチ回路の出力を入力とする複数のトライステートバッファ１３からの出力のうち、一つのみを出力可能状態に設定する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
