「ecc」を含む例文一覧(665)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 13 14 次へ＞- An ECC writing circuit 16 calculates a parity.
ＥＣＣ書込み回路１６は、パリティを算出する。 - 特許庁 - APPLICATION OF SPECIAL ECC MATRIX FOR SOLVING STUCK BIT FAULT IN ECC-PROTECTED MECHANISM
ＥＣＣ保護機構における固定ビット障害を解決するための特殊ＥＣＣマトリクスの適用方法 - 特許庁 - The plurality of external ECC modules are connected to the memory controller through one shared ECC channel.
複数の外部ＥＣＣモジュールは、１つの共通のＥＣＣチャネルを介して、メモリーコントローラに接続されている。 - 特許庁 - To avoid a request to a dedicated ECC memory device and a dedicated ECC bit lane.
専用のＥＣＣメモリ装置及び専用のＥＣＣビット・レーンに対する要求を避けることを可能とする。 - 特許庁 - The ECC circuit 20 calculates ECC for write data DW written in the memory cell array 10.
ＥＣＣ回路２０は、メモリセルアレイ１０に書き込まれるライトデータＤＷに対してＥＣＣを算出する。 - 特許庁 - After the above processing up to the unit of ECC blocks, generation/addition of an ECC block outer code and an inner code with respect to the ECC block outer code are executed.
ＥＣＣブロック単位まで上記の処理を実施した後で、ＥＣＣブロック外符号の生成付加、ＥＣＣブロック外符号に関する内符号の生成付加を行なう。 - 特許庁 - To achieve high speed ECC formation/addition in an ECC encoding method and device of adding the ECC for correcting the error of digital data to recording digital data.
ディジタルデータのエラーを訂正するためのＥＣＣを記録ディジタルデータに付加するＥＣＣエンコード方法および装置において、ＥＣＣ生成・付加を高速に行なうこと。 - 特許庁 - When the error occurs in the reproduced data in reproducing, a C1 and C2 ECC correcting section 154 performs error correction processing in accordance with the C1 ECC and the C2 ECC.
再生時、再生データにエラーが発生した場合、Ｃ１・Ｃ２ ＥＣＣ訂正部１５４は、Ｃ１ ＥＣＣおよびＣ２ ＥＣＣに基づいてエラー訂正処理を実行する。 - 特許庁 - An ECC circuit 51 detects an error in the data 45C.
ＥＣＣ回路５１は、データ４５Ｃのエラーを検出する。 - 特許庁 - And the ECC check bit is added by each data unit.
そして、データ単位毎にＥＣＣチェックビットが付加される。 - 特許庁 - SEMICONDUCTOR MEMORY DEVICE CHANGEABLE OF CODE LENGTH OF ECC
ＥＣＣのコード長が変更可能な半導体メモリ装置 - 特許庁 - ECC uses two discrete points on an elliptical curve to create public and private cryptography keys.
楕円暗号法(ECC)は,楕円曲線上の2つの個別の点を使って公開暗号キーと専用暗号キーを作成する． - コンピューター用語辞典 - The ECC length of each zone is determined in such a manner and thereafter, each zone is formatted by the prescribed ECC length.
このようにして各ゾーンのＥＣＣ長が決まった後に、各ゾーンを所定のＥＣＣ長にてフォーマットする。 - 特許庁 - When an ECC error occurs at the time of reading data, this system judges to which the ECC error corresponds, an ECC error 16 on a continuous sector on the same track, or an ECC error 17 astride tracks on the same zone, or an ECC error 18 across zones, and judges the life of the magnetic disk device based on the physical continuity of this ECC error.
データリード時にＥＣＣエラーが発生したとき、同一トラック上の連続するセクタ上のＥＣＣエラー１６，同一ゾーンのトラックを跨るＥＣＣエラー１７及び、ゾーンを跨るＥＣＣエラー１８の何れかに該当するか判断を行い、このＥＣＣエラーの物理的連続性を基に磁気ディスク装置の寿命判定を行う。 - 特許庁 - Moreover, since an ECC (Error Correction Code) is used making a direction arranging the frames in a transfer order as an ECC coding direction, an ECC length is not effected even if a payload length changes, and the transmission apparatus can use the same ECC encoding/decoding algorithm.
また、フレームを転送順に配置した方向をＥＣＣ符号化方向としてＥＣＣ符号をかけるので、ペイロード長が変わってもＥＣＣ符号長には影響せず、同じＥＣＣ符号化・復号アルゴリズムを利用することができる。 - 特許庁 - The device itself is minimized by incorporating a part corresponding to an ECC code generator in the ECC circuit 7 and constituting the device so that the ECC circuit 7 performs both functions of the ECC generator and a decoder.
ＥＣＣコード生成器に相当する部分がＥＣＣ回路７に組み込まれ、ＥＣＣ回路７によってＥＣＣ生成器と復号器との機能を併せて果たすように構成されていることで、装置自体が小型化されている。 - 特許庁 - STORAGE DEVICE USING ECC CIRCUIT AND ERROR CORRECTING METHOD
ＥＣＣ回路を用いた記憶装置と誤り訂正方法 - 特許庁 - ECC MECHANISM FOR DETECTING WIRING DEGENERACY FAILURE
配線縮退故障を検出するためのＥＣＣコードメカニズム - 特許庁 - METHOD, APPARATUS, AND SYSTEM FOR DYNAMIC ECC CODE RATE ADJUSTMENT
動的ＥＣＣ符号化率調節方法、装置、およびシステム - 特許庁 - The accuracy of the position is later decided by an ECC analysis.
この位置の精度は、ＥＣＣ分析により後で決定する。 - 特許庁 - The ECC unit executes ECC algorithm to provide error correction by using the error probability data.
ＥＣＣユニットは、当該誤り確率データを使用して誤り訂正を提供するためにＥＣＣアルゴリズムを実行する。 - 特許庁 - An ECC processing circuit 17 calculates an error correction code (ECC) from the data stored in the internal RAM 16 and outputs the calculated error correction code (ECC) to the internal RAM 16.
ＥＣＣ処理回路１７は、内部ＲＡＭ１６に格納されるデータから誤り訂正符号ＥＣＣを算出し、算出した誤り訂正符号ＥＣＣを内部ＲＡＭ１６へ出力する。 - 特許庁 - To provide an ECC function checking circuit which easily, efficiently checks an ECC function, and also provide an ECC function checking method, a computer program therefor and a storage device.
ＥＣＣ機能の確認を容易に、かつ効率よく行うことが可能なＥＣＣ機能確認回路及びＥＣＣ機能確認方法とそのコンピュータプログラム、並びに記憶装置を提供すること。 - 特許庁 - To improve performance without deteriorating the reliability of an ECC group by connecting at least two proper ECC groups by monitoring the use frequency (IO load) of each ECC group.
各ＥＣＣグループの使用頻度（ＩＯ負荷）をモニターし、２個以上の適切なＥＣＣグループを連結することによって、ＥＣＣグループの信頼性を低下させることなく性能向上を図ること。 - 特許庁 - The recording and reproducing operations are performed for every ECC block, and when the retrying operation is executed, the recorded or reproduced ECC block is disposed, then the ECC block is again recorded or reproduced.
データの記録、再生は、ＥＣＣブロック毎に行い、リトライ動作を実行する場合には、記録または再生したＥＣＣブロックを廃棄し、再度そのＥＣＣブロックの記録または再生を行う。 - 特許庁 - When all the sixteen pieces of address information are detected to be erroneous, address information of a present ECC block is interpolated from the address information of the ECC block prior to the present ECC block.
１６個のアドレス情報すべてがエラーと検出された場合には、当該ＥＣＣブロックの前ＥＣＣブロックのアドレス情報から当該ＥＣＣブロックのアドレス情報を補間する。 - 特許庁 - The semiconductor device 1 which incorporates a data memory 10, a code memory 11 stored with ECC codes and an ECC circuit 12 that generates the ECC codes and performs error detection is demonstrated.
データ用メモリ１０、ＥＣＣコードを格納するコード用メモリ１１、当該ＥＣＣコードを生成しエラー検知を行なうＥＣＣ回路１２を内蔵する半導体装置１が開示されている。 - 特許庁 - A data inversion circuit 16 stores an effect that ECC bit inversion data which can specify inversion of write ECC data generated by an ECC generation circuit 12 bit by bit are set up by write data to a test object address and an ECC section 14 by the CPU.
データ反転回路16はＣＰＵにより検査対象アドレスとＥＣＣ部14への書込みデータによりＥＣＣ生成回路12が生成した書込みＥＣＣデータのビット毎に反転を指定できるＥＣＣビット反転データとが設定されると記憶する。 - 特許庁 - The first error-correcting code(ECC) of an ECC circuit 107 of a controller 102 and the second ECC of on-chip ECC circuits 120-123 of flash memory chips 111-114 are made to be a BCH code (especially RS code) using the same Galois field and further, the generated polynomial of both the ECC has a continuous root.
コントローラ（１０２）のＥＣＣ回路（１０７）における第１エラー訂正符号とフラッシュメモリチップ（１１１〜１１４）のオンチップＥＣＣ回路（１２０〜１２３）における第２エラー訂正符号とを、同じガロア体を用いたＢＣＨ符号（特にＲＳ符号）とし、さらに両エラー訂正符号の生成多項式は連続した根を持つものとする。 - 特許庁 - SEMICONDUCTOR MEMORY INCORPORATING ECC CIRCUIT AND ITS TEST METHOD
ＥＣＣ回路搭載半導体記憶装置及びその検査方法 - 特許庁 - The user data and the control information are placed in an ECC block 1, and the ID information (including physical sector information) is placed in an ECC block 2.
ユーザデータや制御情報はＥＣＣブロック１に、ＩＤ情報（物理セクタ情報を含む）はＥＣＣブロック２に入れる。 - 特許庁 - In case of a failure in the correction of the error, a C3 ECC correcting section 155 performs the error correction processing in accordance with the C3 ECC.
エラーが訂正できなかった場合、Ｃ３ ＥＣＣ訂正部１５５は、Ｃ３ ＥＣＣに基づいてエラー訂正処理を実行する。 - 特許庁 - Address information is detected from ADIP taking one ECC block period, and decides an address corresponding to the ECC block.
１ＥＣＣブロック間かかってＡＤＩＰからアドレス情報を検出し、当該ＥＣＣブロックに対応したアドレスを決定する。 - 特許庁 - The error processor 6 has an ECC adding part 7 for adding an ECC to write data from the CPU 4 and an ID adding part 8 for adding the ID number of the CPU 4 to the write data to which the ECC is added by the ECC adding part 7.
エラー処理装置６は、ＣＰＵ４からの書き込みデータに対してＥＣＣを付加するＥＣＣ付加部７と、ＥＣＣ付加部７にてＥＣＣが付加された書き込みデータに対してＣＰＵ４のＩＤ番号を付加するＩＤ付加部８とを有している。 - 特許庁 - When reading data, error correction is performed based on the second ECC code, and when any error is not corrected with the second ECC code, disappearing correction is performed with the first ECC code.
データの読み出しにおいては、第２のＥＣＣ符号によってエラー訂正を実施し、第２のＥＣＣ符号でエラー訂正できなかった場合は、第１のＥＣＣ符号で消失訂正を実施する。 - 特許庁 - It also energizes the ECC when the PIN is input.
それはまたＰＩＮがキー入力されたときＥＣＣを付勢する。 - 特許庁 - The capacity of the bit map is less than that of the ECC block.
このビットマップの容量は、ＥＣＣブロックの容量より少ない。 - 特許庁 - ECC BLOCK ENCODER AND DECODER WITH REDUCED RAM MEMORY REQUIREMENT
必要なＲＡＭメモリを削減できるＥＣＣブロックエンコーダ及びデコーダ - 特許庁 - HORIZONTAL AND VERTICAL ERROR CORRECTION CODING (ECC) SYSTEM AND METHOD
水平及び垂直のエラー訂正符号化（ＥＣＣ）システム及び方法 - 特許庁 - To keep a code limit on an RLL (Run Length Limited) code sequence when performing ECC (Error Correcting Code) coding after performing RLL coding, to eliminate the insertion of additional bits which deteriorate a coding rate for an ECC parity sequence, and to easily perform both soft decision decoding and hard decision decoding at a decoding side.
RLL符号化を行った後にECC化を行う場合に、RLL符号系列の符号制限を乱さず、ECCのパリティ系列に対して符号化率の劣化を招く付加ビットの挿入を行なわず、かつ、復号側において軟判定復号および硬判定復号のどちらも容易に行うことができるようにする。 - 特許庁 - LDX#1 and LDX#0 exchange ECC information (information for checking an ECC) held respectively by them with each other for performing an ECC check, and then, respectively carry out ECC (Error Correcting Code) checking on a part of request data for estimating whether an error is caused in the address line or not.
ＬＤＸ＃１およびＬＤＸ＃０は、それぞれが所持するＥＣＣ情報（ＥＣＣチェックのための情報）を交換してＥＣＣチェックを行い、リクエストデータの一部についてそれぞれＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）チェックを行って、アドレス線にエラーが発生しているか否か推定する。 - 特許庁 - Where the position of suspected failed symbols 206 is known from this erasure information, the ability of a decoder 22 to perform ECC decoding is substantially enhanced.
障害があると思われるシンボル(206)の場所がこの消去情報からわかり、ECC復号化を行うデコーダ(22)の能力が大幅に強化される。 - 特許庁 - One exclusive OR circuit is added to a circuit generating each bit of ECC bit data of 6 bits in an ECC bit generating section so that ECC bit data also is made a specific test pattern for a specific test pattern.
ＥＣＣビット生成部における６ビットのＥＣＣビットデータの各ビットを生成する回路に、特定の検査パターンに対してＥＣＣビットデータも特定の検査パターンとなるように、排他的論理和回路を１つ追加した。 - 特許庁 - According to the processing, the failure of the first ECC circuit and the failure of the second ECC circuit are discriminated, so that it can be determined which of the duplicated ECC circuits (41, 42) is wrong.
上記処理により、上記第１ＥＣＣ回路の故障と上記第２ＥＣＣ回路の故障との判別が行われ、それによって、二重化されたＥＣＣ回路（４１，４２）の何れが故障しているかの判定が可能となる。 - 特許庁 - An ECC code generating circuit 4 generates an ECC code on the basis of read data or write data from a data storage region 3a.
ＥＣＣコード生成回路４は、データ記憶領域３ａからの読み出しデータまたは書き込みデータに基づいてＥＣＣコードを生成する。 - 特許庁 - Failed cells are identified and a count is formed, suitably in terms of ECC symbols 206 that would be affected by such failed cells (step 604).
障害セルが識別されて(好適にはかかる障害セルによる影響を受けることになるECCシンボル206に関して)カウントが形成される(ステップ604)。 - 特許庁 - The ECC layer memory chip changes over the through-electrode positions of the ECC bits and the data bits so as not to conflict by converting the mat addresses.
ＥＣＣ層メモリチップはマットアドレスの読み替えを行って、ＥＣＣビットとデータビットの貫通電極位置を競合しない位置に切換える。 - 特許庁 - To perform an effective ECC functional test by program in which all data patterns can be set only for test object address data and ECC data.
検査対象アドレスのデータとＥＣＣデータだけについて全データパターンを設定できプログラムによる有効なＥＣＣ機能検査を実行する。 - 特許庁 - Demodulation data is written in the ECC block memory 21 at a subsequent timing.
ＥＣＣブロックメモリ２１には、後のタイミングで復調データが書き込まれる。 - 特許庁 - Consequently, the border of the ECC block can easily be decided by setting information showing the border of the ECC block as the 2-bit information.
これにより、上記の２ビットの情報としてＥＣＣブロックの境界を示す情報に設定することにより、簡単にＥＣＣブロックの境界を判定できる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
