「error bit」を含む例文一覧(1314)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 26 27 次へ＞- To provide a memory system having capability to correct a one-bit error and further to correct a two-bit error by using a code for detecting the two-bit error even when a burst error occurs and the two-bit error occurs in one code word.
バースト誤りが生じて１符号語中に２ビット誤りが発生した場合でも、１ビット誤りを訂正し、更に、２ビット誤りを検出する符号を用いて２ビット誤りを訂正する可能性を有する記憶システムを提供すること。 - 特許庁 - A second bit error detector 10 detects an error of the second decoded data.
第２のビットエラー検出器１０は、第２の復号データの誤りを検出する。 - 特許庁 - A first bit error detector 9 detects an error of the first decoded data.
第１のビットエラー検出器９は、第１の復号データの誤りを検出する。 - 特許庁 - METHOD FOR ESTIMATING AND EVALUATING BIT ERROR RATE OF DIGITAL RECORDING SYSTEM
デジタル記録システムのビットエラーレートの推定評価方法 - 特許庁 - To measure a bit error rate within minimum time.
必要最小限の時間でビット誤り率を測定する - 特許庁 - ERROR CONTROL METHOD USING RESERVED BIT AND APPARATUS THEREOF
予備ビットを用いた誤り制御方法及びその装置 - 特許庁 - To generate a multiplexed code having bit error tolerance.
ビット誤り耐性を有する多重化符号を生成する。 - 特許庁 - BIT ERROR MEASURING INSTRUMENT AND TRIGGER SIGNAL GENERATION CIRCUIT THEREOF
ビットエラー測定装置及びそのトリガー信号発生回路 - 特許庁 - METHOD AND SYSTEM FOR TESTING SHORTEST TIME BIT ERROR RATE
最短時間ビット誤り率のテスト方法及びシステム - 特許庁 - A bit error rate display circuit 15 eliminates the adjacent phase ambiguity to display a practical bit error rate.
ビット誤り率表示回路１５は隣接位相曖昧を除去し、実際的なビット誤り率を表示する。 - 特許庁 - An error diffusion part 23 converts the (M+F+D) bit data to (M+F) bit data with error diffusion processing.
誤差拡散部２３は、（Ｍ＋Ｆ＋Ｄ）ビットのデータを誤差拡散処理により（Ｍ＋Ｆ）ビットのデータに変換する。 - 特許庁 - To provide a bit error measuring apparatus capable of easily analyzing causes of the occurrence of an error bit.
誤りビットが発生する要因を容易に解析することができるビット誤り測定装置を提供すること。 - 特許庁 - A bit-error rate computing section 61, a frame-error rate computing section 62 or a block-error rate computing section 63 computes an error-corrected error rate.
ビットエラーレート計算部６１、フレームエラーレート計算部６２、またはブロックエラーレート計算部６３は、誤り訂正される誤り率を計算する。 - 特許庁 - In the error correction method, when reading data from a storage area, a bit error is detected using the error correcting code, and bit error information including information about a correct value and the location of the bit error detected in a bit error detection step is written into a predetermined alternative area.
本発明によるエラー訂正方法は、記憶領域からデータを読み込んだ際、誤り訂正符号を用いてビットエラーの検出を行い、また、前記ビットエラー検出ステップにより検出されたビットエラーの場所及び正しい値の情報を含むビットエラー情報を所定の代替領域に書き込む。 - 特許庁 - In the encoding/decoding device and the bit error rate detecting method, the bit error rate is detected only by using a systematic bit and a partial redundant bit in the systematic code.
組織符号中の組織ビット及び一部の冗長ビットのみを用いてビットエラーレートを検出する符号復号装置及びビットエラーレート検出方法を得る。 - 特許庁 - To prevent system-down by storing a state in which a minor data error(1 bit error) occurs and predicting the occurrence of a serious data error(2 bit error) in future.
軽微なデータエラー（１ビットエラー）が発生した状態を記憶し、将来の重度のデータエラー（２ビットエラー）発生を予測し、システムダウンを未然に防止できるようにする。 - 特許庁 - An error control unit 103 applies error control to the soft decision bit data to output soft decision bit data after the error control.
誤り制御部１０３は、軟判定ビットデータに対し誤り制御を行い、誤り制御後の軟判定ビットデータを出力するようになっている。 - 特許庁 - 2m pieces of n-bit two dimensional error correcting code languages are made into 2n pieces of m-bit blocks.
２ｍ個のｎビット２元誤り訂正符号語を２ｎ個のｍビットブロックにする。 - 特許庁 - MEASUREMENT DEVICE AND METHOD FOR EQUIVALENT CN RATIO AND BIT ERROR RATE
等価ＣＮ比とビット誤り率の測定装置及び方法 - 特許庁 - BIT ERROR RATE ESTIMATION DEVICE AND ITS METHOD
ビット誤り率推定装置及びビット誤り率推定方法 - 特許庁 - The bit error inspecting device 100 is equipped with a test signal generating means 10 and bit error detecting means 21 and 22.
ビットエラー検査装置１００は、テスト信号生成手段１０と、複数のビットエラー検出手段２１，２２とを備える。 - 特許庁 - To provide a bit error measuring apparatus capable of supporting the ease of an analysis of causes of the occurrence of an error bit.
誤りビットが発生する要因を容易に解析することを支援できるビット誤り測定装置を提供すること。 - 特許庁 - To reduce bit error rate of a signal processing device.
信号処理装置において、ビット誤り率を低減すること。 - 特許庁 - BIT ERROR DETECTION OF ENCODER SENSING POSITION DATA AND PRESUMING METHOD
エンコーダ検出位置データのビット誤り検出・推定方法 - 特許庁 - To improve an yield of a semiconductor memory by performing error correction replacing a two-bit error with two single-bit errors.
２ビット不良を２つの単ビット不良に置き換えてエラー訂正することで、半導体メモリの歩留を向上する。 - 特許庁 - BIT ERROR RATE (BER) MEASURING METHOD AND APPARATUS FOR TUNER
チューナのビットエラーレート（ＢＥＲ）測定の方法および装置 - 特許庁 - To produce information denoting occurrence of an error in a bit stream and to apply coding processing to the bit stream even on the occurrence of an error in the bit stream with excellent image quality.
ビットストリームにエラーが発生したことを示す情報を生成するとともに、ビットストリームにエラーが発生しても良好な画質で符号化処理を行う。 - 特許庁 - The put-out control means will not reset the put-out case error bit unless an error release switch is operated by the error processing.
払出制御手段は、エラー処理にて、エラー解除スイッチが操作されない限り払出ケースエラービットをリセットしない。 - 特許庁 - Each logical group detects and corrects a bit error by using a single error correction code.
各論理グループは、単一エラー訂正コードを使用してビットエラーを検出し訂正する。 - 特許庁 - The error detector 12 detects a bit error included in a measurement object data signal.
エラー検出器１２は、測定対象データ信号中に含まれるビットエラーを検出する。 - 特許庁 - An error detect generator 33 generates an error detection signal based on the parity bit.
誤り検出ジェネレータ３３は、パリティビットに基づいて誤り検出信号を生成する。 - 特許庁 - To reduce error propagation with a simpler configuration when a bit shift error occurs.
ビットシフトエラーが発生したとき、より簡単な構成でエラー伝搬が小さくなるようにする。 - 特許庁 - To provide a method of measuring bit error rate by which the bit error rate of a particular layer can be accurately measured by extracting a measured layer TS (transport stream) from a hierarchically multiplexed TS to measure the bit error rate.
階層多重ＴＳから計測階層ＴＳを抽出してビットエラーレートを計測することにより、特定階層のビットエラーレートの計測を正確に行うことができるようにする。 - 特許庁 - An error bit string generating part 12 generates an error bit string from detection results of 8B/10B code rule violation at the decoding (encoding) of the 8B/10B coded signal and outputs the error bit string.
エラービット列生成部１２はその８Ｂ／１０Ｂ符号化信号の復号化時（あるいは符号化時）の８Ｂ／１０Ｂ符号則違反の検出結果からエラービット列を生成して出力する。 - 特許庁 - To speedily and accurately calculate a bit error rate when a digital modulation system of a high bit error rate is received in the case of receiving a digital modulation system of a low bit error rate.
ビット誤り率の低いディジタル変調方式の受信時に、ビット誤り率の高いディジタル変調方式を受信した場合のビット誤り率を迅速かつ的確に算出すること。 - 特許庁 - The output of the decoder can be a signal without an error, a one-bit error signal, an error signal of a plurality of bits and an error position signal.
デコーダの出力は、誤りなし信号、１ビット誤り信号、複数ビット誤り信号、および誤り位置信号を取り得る。 - 特許庁 - This invention discloses the bit value examining method for the bit error location measurement that decides at least one error location in a digital data stream to identify data around the error.
デジタルデータストリームの少なくとも１のエラー位置を決定し、エラーの周囲のデータを識別するビットエラー位置測定法のビット値検査法を開示する。 - 特許庁 - An information processing part 163 uses the error rate of the latest bit out of N-bits for finding an error rate expected value for an error of the latest bit in a transmission bit string due to the appearance of each of bit patterns in a unit bit string.
情報処理部１６３は、単位ビット列の各ビットパターンについて、そのビットパターンの出現に起因して、送信ビット列の最新のビットが誤る誤り率期待値を、Nビットのうちの、最新のビットが誤る誤り率を用いて求める。 - 特許庁 - A control part 6 reads the bit string from the bit string waveform, and delays the bit string waveform in a time axial direction until coinciding with the held error bit.
制御部６は、ビット列波形からビット列を読み取り、保持されたエラービットと一致するまでビット列波形を時間軸方向に遅延させる。 - 特許庁 - CONNECTION CIRCUIT AND METHOD FOR MEASURING BIT ERROR RATE
ビットエラーレート測定用接続回路およびビットエラーレート測定方法 - 特許庁 - METHOD AND SYSTEM FOR PROVIDING CHANNEL ERROR PROTECTION TO BIT STREAM
ビットストリームにチャネル誤り保護を提供する方法および装置 - 特許庁 - CACHE MEMORY DEVICE AND BIT ERROR DETECTING METHOD FOR REFERENCE HISTORY
キャッシュメモリ装置、及び、参照履歴のビット誤り検出方法 - 特許庁 - Thus, a corresponding bit of an error register 241 is set.
これによりエラーレジスタ２４１の対応するビットがＯＮされる。 - 特許庁 - When a bit error is generated in a data block, a sub-block generating the error is detected by using the sub-block check bit C[X].
データ・ブロック内にビットエラーが発生した場合、サブブロック・チェックビットを使用してエラーの発生したサブブロックが検出される。 - 特許庁 - A synthesis unit 104 applies RAKE synthesis to the soft decision bit data after the error control by each bit.
合成部１０４は、誤り制御後の軟判定ビットデータをビットごとにＲＡＫＥ合成する。 - 特許庁 - An error correction part 156 executes error correction on the post data of the received bit string by referring to the error rate table.
誤り訂正部１５６は、誤り率テーブルを参照し、受信ビット列のうちの後データの誤り訂正を行う。 - 特許庁 - An extended ECC circuit 14a of a system control section 14 has functions of replacing transfer data to other nodes 2-4 with data being '0' fixed value + ECC in the case of 1-bit error detection, 1-bit error correction, 2-bit error detection, 2-bit error correction by means of ECC.
システム制御部１４の拡張ＥＣＣ回路１４ａはＥＣＣによる１ビットエラー検出、１ビットエラー訂正、２ビットエラー検出、及び２ビットエラー検出時に他のノード２〜４への転送データを“０”固定値＋ＥＣＣに置換える等の各機能を持つ。 - 特許庁 - To improve estimated accuracy of bit error rate, regarding an error-correction coded receiving signal.
誤り訂正符号化された受信信号についてのビット誤り率の推定精度を向上する。 - 特許庁 - When a burst error in which (M+1) or more bits are continuously mistaken is entered, a protected bit makes an error without fail.
Ｍ＋１ビット以上連続して誤るバースト誤りが入る場合、保護ビットが必ず誤る。 - 特許庁 - To provide a bit error rate measuring method that can practically measure the bit error rate without the use of a measuring instrument or an additional bit and causing any hindrance to a communication channel.
測定器あるいは付加ビットを使用することなくかつ通信回線にも支障なく、実際的なビット誤り率測定可能なビット誤り率測定方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
