「error correction code」を含む例文一覧(741)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 14 15 次へ＞- A frequency characteristics detection section 182 obtains a frequency characteristic Rm, on the basis of a code error Rj between a reception signal after error correction and a reception code before correction, detected by an error correction section 210, and a correlation calculation section 183 calculates the correlation, between the frequency characteristic Rm and a frequency characteristic Ro of previous frame stored in a memory 184.
誤り訂正部２１０で検出された誤り訂正後の受信符号と訂正前の受信符号との符号誤差Ｒｊをもとに、周波数特性検出部１８２でその周波数特性Ｒｍを求め、この周波数特性Ｒｍとメモリ１８４に格納されている１フレーム前の周波数特性Ｒｏとの相関を相関算出部１８３により算出する。 - 特許庁 - Before error correction encoding processing of a P1 direction is performed, error correction encoding processing of a PO direction is performed by a PO arithmetic circuit 105, the obtained PO code is written in the memory 101 so as to add to corresponding data.
ＰＩ方向の誤り訂正符号化処理を行う前に、ＰＯ演算回路１０５にて、ＰＯ方向の誤り訂正符号化処理を行い、得られたＰＯ符号を対応するデータに付加するようにしてメモリ１０１に書き込む。 - 特許庁 - Also, constitution of an error correction block is set so that a sector (C2 sector) by a second error correction code is made a sector in a servo frame performing read-out initially when it is moved to some track by seek operation, for example, the head sector.
また、エラー訂正ブロックの構成は、第２のエラー訂正符号によるセクタ（Ｃ２セクタ）が、シーク動作により或るトラックに移動した際に最初に読出しを行うサーボフレーム内のセクタ、例えば先頭セクタとなるように設定する。 - 特許庁 - The iteration frequency control circuit 140 controls the iterative decoding frequency on the basis of the error correction result of the block code decoding circuit 150 and the comparison result of the correction count/threshold comparison circuit 230.
反復数制御回路１４０は、ブロック符号復号回路１５０の誤り訂正結果及び訂正数閾値比較回路２３０の比較結果に基づき、反復復号回数を制御する。 - 特許庁 - A data transmission apparatus 1 includes an error correction encoding unit 11 for producing a code word by performing error correction encoding about data, a modulation unit 12 for modulating the code word, and a code word transmitting means for dividing the modulated code word and simultaneously transmitting a plurality of divided code words using transmission antennas 16a to 16f, wherein encoding is performed to allow decoding removing the interference component of transmission data.
データ送信装置１は、データを誤り訂正符号化して符号語を生成する誤り訂正符号化部１１と、符号語を変調する変調部１２と、変調された符号語を分割し、送信アンテナ１６ａ〜１６ｆを用いて、分割した複数の符号語を同時に送信する符号語送信手段とを備え、送信データの干渉成分を除去する復号が可能な符号化を施す。 - 特許庁 - Furthermore, the PON transmitting/receiving section includes an error code correction code decoder including an abbreviated compensation parameter table and a syndrome calculation part for operating a syndrome by referring to the abbreviated compensation parameter table or an error search part for operating an error position or an error value by referring to the abbreviated compensation parameter table.
また、ＰＯＮ送受信部は、短縮補償パラメータテーブルと、該短縮補償パラメータテーブルを参照してシンドロームを演算するシンドローム計算部または短縮補償パラメータテーブルを参照してエラー位置もしくはエラー値を演算するエラーサーチ部とを含む誤り符号訂正符号デコーダを含む光加入者装置により、達成できる。 - 特許庁 - A PON transmitting/receiving section includes an error code correction code decoder including an abbreviated compensation parameter table and a syndrome calculation part for operating a syndrome by referring to the abbreviated compensation parameter table or an error search part for operating an error position or an error value by referring to the abbreviated compensation parameter table.
ＰＯＮ送受信部は、短縮補償パラメータテーブルと、該短縮補償パラメータテーブルを参照してシンドロームを演算するシンドローム計算部または短縮補償パラメータテーブルを参照してエラー位置もしくはエラー値を演算するエラーサーチ部とを含む誤り符号訂正符号デコーダを含む光集線装置により、達成できる。 - 特許庁 - After performing the error correction processing of an error correcting code composing a product code with a device for reproducing digital data, demodulated data excellent in reliability are obtained by performing syndrome arithmetic processing again in a syndrome arithmetic circuit composed only for error detection, and then detecting an error from an obtained syndrome.
ディジタルデータ再生装置で、積符号を構成する誤り訂正符号の誤り訂正処理を行った後に、エラー検出専用に構成されたシンドローム演算回路で再度シンドローム演算処理を行い、求められたシンドロームからエラーを検出することで、信頼性に優れた復調データを得ることが可能とする。 - 特許庁 - To adapt a block error correction code without depending on communication systems of a transmitter and a receiver in a packet switched network.
パケット交換網において、送信装置及び受信装置の通信方式に依存することなく、ブロック誤り訂正符号を適応可能にする。 - 特許庁 - An error detection/correction circuit 213 in the element 200 stores an address correctly reproduced by the received ECC code in a register 214.
記憶素子２００内の誤り検出訂正回路２１３は、受け取ったＥＣＣ符号により正しく再現したアドレスをレジスタ２１４に格納する。 - 特許庁 - To perform appropriate error correction without increasing data capacity in the case of combining a trellis code and an expansion partial response class 4 to use.
トレリス符号と、拡張パーシャルレスポンスクラス４とを組み合わせて用いる場合に、データ容量を増加させることなく適切なエラー訂正を行う。 - 特許庁 - To obtain frame information for performing inter-multi-carrier frame synchronization in a multi-carrier communication method using the syndrome operation of an error correction code.
マルチキャリア通信方式におけるマルチキャリア間のフレーム同期を行うためのフレーム情報を誤り訂正化符号のシンドローム演算により得る。 - 特許庁 - A system 90 for constituting a solid storage device comprises the solid storage device 102 and an error correction code (ECC) selection system 100.
固体記憶装置（１０２）および誤り訂正符号（ＥＣＣ）選択システム（１００）からなる、固体記憶装置を構成するためのシステム（９０）。 - 特許庁 - A satellite is provided with an encode/format circuit 160 that collects a prescribed number of data cells with a prescribed error correction code to generate a frame body.
所定数のデータ・セルを所定のエラー訂正コードと共に集合化し、フレーム本体を発生する、エンコード／フォーマット回路１６０を含む。 - 特許庁 - The image processing apparatus is provided with a binary processing correction section 70 that generates a code component pattern of a binary processing error E and corrects the pattern through template matching.
２値化誤差Ｅの符号成分パターンを作成し、そのパターンに対してテンプレートマッチングによる補正を行う２値化補正部７０を設けた。 - 特許庁 - A replacement information generating section 200 generates replacement information 30 on the basis of a replacement code sequence for error correction and the detected information.
置換情報生成部２００は、エラーを訂正するための置換符号列と検出情報とに基づいて置換情報３０を生成する。 - 特許庁 - A FEC coding unit 54 calculates an error correction code, based on the predicted packet segmentation position, and stores it in a FEC sign buffer 55.
その予測したパケット分割位置に基づき，ＦＥＣ符号化器５４によって誤り訂正符号を演算し，ＦＥＣ符号バッファ５５に格納する。 - 特許庁 - The data block of the data size A has a recording data format composed of a specific amount of user data and an error correction code for the user data.
データサイズＡのデータブロックは、所定データ量のユーザデータと、そのユーザデータについてのエラー訂正用符号とからなる記録データフォーマットを有する。 - 特許庁 - During initial reading operation, the document ID included in the two-dimensional code is retained by a microcomputer 101 and error correction is directly executed.
読み取りの初期動作であれば、２次元コードに含まれる文書ＩＤをマイコン１０１において保持し、そのまま誤り訂正を実行する。 - 特許庁 - An error correction decoder according to an embodiment repeatedly decodes data which has been encoded using nonregular LDPC code.
実施形態に係る誤り訂正復号器は、非正則ＬＤＰＣ符号を利用して符号化されたデータに対して繰り返し復号を実施する。 - 特許庁 - For example, a determination part 11 outputs reproducing data 22 containing an code error among data read from a storage medium 20 to an error correction code decoding part 12, and additional information 23 indicating the sureness of the reproduced data 22 to a vanishment code setting part 13.
たとえば、判定部１１は、記憶媒体２０から読み出されたデータの、符号誤りを含むことがある再生データ２２を誤り訂正符号復号部１２に、再生データ２２の確からしさを示す付帯情報２３を消失符号設定部１３に、それぞれ出力する。 - 特許庁 - The distribution server controls a synchronous code of high efficiency coding to be included in a head packet of a set provided with a correction code packet without fail in matching with a pattern of attaching an error correction code packet for immunity to packet missing to a set of packets in a network in units of packets in compliance with the communication protocol.
通信プロトコルのパケット単位でネットワークでのパケット欠落耐性用の誤り修正コードのパケットを付加するパターンに合わせて、修正コードパケットが付与される組の先頭パケットの中に、高能率符号化の同期コードが必ず含まれるように制御する。 - 特許庁 - As for the input signal of a sync frame unit to which an error- correction code is added by the Reed-Solomon code and a synchronizing code is inserted at a fixed symbol interval, when decoded, a SOVA decoder 11 generates the reliability of a symbol comprising the synchronizing code or sync frame.
リードソロモン符号による誤り訂正符号が付加され、一定のシンボル間隔に同期符号が挿入された、シンクフレーム単位の入力信号に対し、ＳＯＶＡ復号器１１は復号時に、同期符号又はシンクフレームを構成するシンボルの信頼度を生成する。 - 特許庁 - Further, the synchronization code recovery circuit and method of this invention applies error correction to the next synchronization candidate recovered at a plurality of synchronization locations, generates the most proper location information of the succeeding synchronization pattern on the basis of the result of error correction and recovers the synchronization code at a location corresponding to the location information when no synchronization code is detected from the received bit stream.
また本発明は、入力されるビットストリームから同期コードが検出されなければ、複数の同期位置で復旧される次の同期候補に対してエラー訂正を行った後、エラー訂正結果に基づいて最も適した次の同期パターンの位置情報を発生させ、この位置情報に対応する位置で同期コードを復旧する。 - 特許庁 - The system inserts an error correction code 104 into data 103 of the packet in a radio frame, increases or decreases information stored as the error correcting code 104 in the data 103 according to communication conditions, thereby reinforcing the information quantity of the error correction code 104 to form a tough packet structure against communication errors, and applies an adaptive error resistance according to communication conditions, thus suppressing the deterioration of data throughput.
無線フレームのパケット内のデータ部１０３にエラー訂正符号１０４を挿入するとともに、データ部１０３内にエラー訂正符号１０４として蓄えられた情報を、通信状態に応じて、増減させ、通信エラーに強いエラー訂正符号１０４の情報量の強化によるパケット構造を生成することで、通信状況に応じた適応的なエラー耐性を適応したことにより、データスループットの低下を抑えたシステムを提供するものである。 - 特許庁 - In the switcher, it is decided by the error position information which one of codes received and demodulated on MAIN and SUB antenna sides is to be selected and the error position information, the error value information and the code are switched and outputted to a correction circuit 5.
切替器では誤り位置情報によりMAIN又はSUBアンテナ側にて受信し復調した符号の何れを選択するかを判定し、誤り位置情報と誤り値情報及び符号の切替を行い訂正回路５に出力する。 - 特許庁 - To provide a communication device which is capable of correcting a burst error severer than a correction capability of an error-correcting code only by transmitting one packet without requiring a particular configuration for detecting periodicity of the burst error.
バースト誤りの周期性を検出するための特別な構成を必要とせず、１つのパケットを送信するだけで誤り訂正符号の訂正能力以上の過酷なバースト誤りを訂正することが可能な通信装置を提供する。 - 特許庁 - In a communication method wherein a plurality of frames or packets are consecutively transmitted and then are collectively acknowledged, two or more error correction code encoding systems or error detection code encoding systems are selectively applied to each frame or packet.
複数のフレームまたはパケットを連続的に送信した後にまとめて送達確認を行う通信方法において、各フレームまたはパケットについて２以上の誤り訂正符号化方式または誤り検出符号化方式を選択的に適用する。 - 特許庁 - An error code correcting system consisting of 64 bits data bit and 9 bits check bit with respect to a memory array ARY such as a DRAM is introduced, for instance, and an error correction code circuit ECC according to the above arrangement is disposed adjacent to a sense amplifier column SAA.
例えば、ＤＲＡＭなどのメモリアレイＡＲＹに対して、６４ビットのデータビットと９ビットのチェックビットからなる誤り符号訂正方式を導入し、これに伴う誤り訂正符号回路ＥＣＣをセンスアンプ列ＳＡＡに隣接して配置する。 - 特許庁 - By arranging the specific information error correction code in the main information side and not conducting the embedding, the amount of information to be embedded into the main information is reduced.
特定情報用誤り訂正符号を主情報側に配置し、埋め込みを行わないこととして、主情報に埋め込む情報量の削減を図った。 - 特許庁 - By writing the initial value in the data storage area before writing the data, it is possible to confirm that a value stored in the error correction code storage area is the initial value or not.
データの書き込みを行う前に初期値をデータ格納領域に書き込むことで、エラー訂正符号格納領域が初期値か否かを確認できる。 - 特許庁 - In the NAND type flash memory 130, besides the data for users, an ECC_A that is a first code for error correction corresponding to the data for users is stored.
ＮＡＮＤ型フラッシュメモリ１３０には、ユーザ用データ以外に、ユーザ用データに対応した第１次のエラー訂正用符号であるＥＣＣ＿Ａとが格納される。 - 特許庁 - A code received and demodulated on the side of a MAIN or SUB antenna is inputted to syndrome calculating circuits 1 and 6, and memory circuits 2 and 7 of an error correction circuit.
MAIN又はSUBアンテナ側にて受信し復調した符号は誤り訂正回路のシンドローム計算回路１、６及びメモリ回路２、７に入力される。 - 特許庁 - A memory 51 in an error correction code adding circuit 50 has a storage region for successively storing video signals for a plurality of frames (e.g. 30 frames).
誤り訂正符号付加回路５０のメモリ５１は、複数フレーム（例えば３０フレーム）分の映像信号を順次記憶する記憶領域を有している。 - 特許庁 - Since connection type encoding data is made, even if parity of an error correction code is generated by interleaving to a plurality of blocks, increment of circuit scale can be prevented.
連接型符号化データを作成するので、複数ブロックにインターリーブして誤り訂正符号のパリティを生成しても、回路規模の増加を防止できる。 - 特許庁 - Then, synchronization of the synchronization code is detected by using a part to be unique after error correction at a synchronization detecting part 22 on the receiver side.
そこで、受信装置側では、同期検出部２２において、同期符号は誤り訂正後の一意となる部分を利用して同期検出を行う。 - 特許庁 - A transmission signal generating section 6 multiplexes the compression signal 4 and the error correction code signal 5 to output the result as a compression generation output signal 8.
送信信号生成部６は圧縮信号４、誤り訂正符号信号５を多重化し、圧縮生成出力信号８として出力する。 - 特許庁 - To provide a multistage decoder for decoding a block of symbols received via a noisy channel to a codeword comprising an error correction code.
雑音を有するチャネルを介して受信されたシンボルから成るブロックを誤り訂正符号から成る符号語に復号するための多段復号器を提供する。 - 特許庁 - To provide a decoding technique capable of performing error correction at a high speed when decoding data encoded by a predetermined code rule, in a simple structure.
所定の符号則で符号化されたデータを復号化する際に、簡単な構成で、高速に誤り訂正を行うことが可能な復号化技術を提供する。 - 特許庁 - When the encoded data input signal 8 includes a code error, the encoded data input signal 8 is corrected by using correction data.
ここで、符号化データ入力信号８に符号誤りが含まれる場合、補正用データを用いて当該符号化データ入力信号８が補正される。 - 特許庁 - At the time of reading, the control part 12 outputs an address signal, and the memory 15 outputs data with error detection correction code according to the address signal.
読み出し時には、制御部１２は、アドレス信号を出力し、メモリ１５は、アドレス信号にしたがい、エラー検出訂正コード付きデータを出力する。 - 特許庁 - RECORDING MEDIUM WITH LINKING AREA INCLUDING ERROR CORRECTION CODE DATA THEREON, AND APPARATUS AND METHOD FOR FORMING, RECOEDING AND REPRODUCING RECORDING MEDIUM
エラー訂正コードデータを含む連結領域を備えた記録媒体およびその記録媒体を形成し、記録しかつその記録媒体から再生する装置と方法 - 特許庁 - A parity packet generating section 22 generates parity packets including an error correction code to the data packets whose arrangements are revised by the rearrangement section 21.
パリティパケット生成部２２は、再配列部２１によって配列が変更された後のデータパケットに対する誤り訂正符号を含んだパリティパケットを生成する。 - 特許庁 - An error correction code EC generated in accordance with the stored data is stored in a sub-memory 120 provided separately from a main memory 110 storing storage data.
記憶データに応じて生成される誤り訂正コードＥＣを記憶データを格納するメインメモリ１１０とは別に設けれているサブメモリ１２０に格納する。 - 特許庁 - An interface control part 1 receives a command form a host device, simultaneously transmits and receives the information and an error correction code to and from the host device.
インターフェイス制御部１は上位装置からのコマンドを受信するとともに、上位装置との間で情報及び誤り検査符号を送受信する。 - 特許庁 - If error correction of iteration decoding does not converge in one code block, iteration decoding of transfer block including it is stopped.
そして、一の符号ブロックにおいて繰り返し復号の誤り訂正が収束しないと判定した場合は、これを含む転送ブロックの復号処理を停止する。 - 特許庁 - In the case of successive reads, the document ID in the two-dimensional code is replaced by the retained document ID and error correction is executed thereafter.
連続した読み取りであれば、２次元コードにおける文書ＩＤを、保持しておいた文書ＩＤに置換した後に誤り訂正を実行する。 - 特許庁 - A picket code for improving error correction capability is buried in recording data of a multilayer optical disk 1 in which a plurality of recording layers are laminated.
複数の記録層が積層された多層構成の光ディスク１の記録データ中に誤り訂正能力を高めるためのピケットコードを埋め込んでおく。 - 特許庁 - By applying error-correction code addition processing, modulation processing and frequency conversion processing to the packet S4, a digital broadcast signal BS1 for CATV is obtained.
このパケットＳ４に対して誤り訂正符号の付加処理、変調処理および周波数変換処理をしてＣＡＴＶ用のディジタル放送信号ＢＳ1を得る。 - 特許庁 - To provide a turbo code decoder with optimization performance that realizes a prescribed error correction level with a minimum decoding repetitive number in average.
平均して最少の復号反復数で所定の誤り訂正レベルを実現する最適化性能を有するターボ符号復号装置を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
